请问封装中这两处是什么意思？

rainbowII

如图所示，PQFP-44的封装，图中红色标记的是什么意思？ 谢谢各位

rainbowII

超級狗 发表于 2013-4-3 09:31
SOT109-1 看起來近似一般的 SOP-16 最大高度 1.75mm。

; }2 b0 s" R5 S7 H$ |SOT109-2 強調高度較低（Low Stand-Off Height） ...

{:soso_e179:}

超級狗

rainbowII 发表于 2013-4-2 15:11
3 F  H* L8 w5 d5 _( Q9 B呵呵。。。真专业 ，另外还有一个问题，封装版本号的区别，例如SO16的封装，有SOT109-1，SO ...

1 q& J) Y! y$ v5 ]/ G: o+ X
0 W6 j7 g( k+ U( i  TSOT109-1 看起來近似一般的 SOP-16 最大高度 1.75mm。

SOT109-2 強調高度較低（Low Stand-Off Height）最大高度 1.65mm，也才差 0.1mm。

SOT109-3 強調封裝灌膠本體較薄，只有 1.47mm，但總高度也是最大 1.75mm。

就一般應用及生產來說應該影響不大，版上或許有此專業的前輩可以提出指導。
! t+ v5 s6 W: e1 v+ H& q
" J9 z- p; r2 O2 L{:soso_e156:}
  |& u) u5 x( t5 g/ M
  T/ a) M" Q5 R' ]' A
" M8 l3 ]& W3 X9 M; m/ `
4 M0 ?2 n: G/ x8 z% I

rainbowII

超級狗 发表于 2013-4-3 00:52
" s+ G: I  T+ {. ojacklee_47pn  提行官一次說清楚，分開說急死人了，也嚇著一堆人。 ^_^  
------------------------------ ...

6 U1 r2 ^# F. `# W. h; B. s领导视察发现新情况了{:soso_e113:}

rainbowII

超級狗 发表于 2013-4-3 00:52
jacklee_47pn  提行官一次說清楚，分開說急死人了，也嚇著一堆人。 ^_^  
------------------------------ ...

领导视察发现新情况了

超級狗

jacklee_47pn  提行官一次說清楚，分開說急死人了，也嚇著一堆人。 ^_^  
% s& R* [& X. @# I$ v-----------------------------------------------------------------------------------------------
看太快！跟小犬一樣，考試的時候東漏一題、西漏一題的。

{:soso_e110:}

超級狗

幾何公差圖示（Geometrical Tolerance Symbol）

5 R) R# }/ a7 J' Y3 }那個小饅頭應該是指管腳下方平面的彎曲度，曲度太大不利於銲接。
& K4 w2 T4 `$ [

rainbowII

超級狗 发表于 2013-4-2 13:01
曾在半導體廠任職的朋友說，芯片封裝完成後，會先送去電鍍上一層薄薄的錫在接腳上，以利使用者在貼件過程中 ...

7 d! m2 n# c& H: {$ k. e呵呵。。。真专业{:soso_e179:} ，另外还有一个问题，封装版本号的区别，例如SO16的封装，有SOT109-1，SOT109-，SOT109-3三种规格的封装版本号，这些版本号决定封装有微笑的差别，但是我们在做封装的时候，基本没有注意版本号，这样做是否会出错？

liangjiatian

超級狗 发表于 2013-4-2 13:01
曾在半導體廠任職的朋友說，芯片封裝完成後，會先送去電鍍上一層薄薄的錫在接腳上，以利使用者在貼件過程中 ...

0 c- M; e2 l/ u! z6 s% ]6 k* _$ `哪里都能看到你

超級狗

1 W# t" G1 S( [; O8 U9 w
* c+ I5 M6 z0 n* A( }- Y9 L曾在半導體廠任職的朋友說，芯片封裝完成後，會先送去電鍍上一層薄薄的錫在接腳上，以利使用者在貼件過程中容易熔接，然後再送回來測試。

標準的 PQFP-44 管腳寬度，在電鍍完本來就應該介於 0.25mm 至 0.35mm（如附件）。有可能是封裝廠委外的電鍍廠技術不夠好，無法保證落在合理的公差範圍之內，所以畫蛇添足的加註了一句 "w/o plating"。
6 H- H5 m+ Q. ~
其實是有點預埋脫罪之詞的意味，但我覺得右邊那兩個註解應該也有透露一些玄機，樓主應該也要把它們貼出來的。可能 JEDEC 規範也有提到，芯片框架（Lead Frame）管腳寬度應為 0.25mm ~ 0.35mm，藉此順理成章的將責任都推給 JEDEC 規範。
; o: @4 d& M* W, ^
{:soso_e180:}

rainbowII

liangjiatian 发表于 2013-4-2 10:35
第一个问号是管脚的厚度 第二个不知道神马

管脚厚度只有4MIL ，真的很少见哦

rainbowII

超級狗 发表于 2013-4-2 12:23
$ G% ~/ d' n  R0 F- H& o& p剛才經刑部三堂會審，有一個推測...!@#$%^&*?...
& g! V4 b* s2 x) w/ L$ T
不是啦！是問了待過半導體的朋友。

. E8 v0 P8 Y( G9 }谢谢，确实是国产的芯片，呵呵

超級狗

% q% H# {4 L% P) B
剛才經刑部三堂會審，有一個推測...!@#$%^&*?...

+ c3 ~) V6 H+ v* f: ]不是啦！是問了待過半導體的朋友。
9 x; B( `8 o8 z/ r4 \. h
2 {; T' S  c3 D請問樓主︰這家芯片廠商不大，對不！

. O3 ^+ E+ Q+ @7 @9 n, \' c

lidean

回答楼上的，我觉得是底座平面的厚度，为什么呢？请看图，SEATING PLANE。

lidean

% s4 d' O; E% S! q0 S
b(w/o plating)应该是表示一个管脚的宽度(without plating，不加镀层)，至于第一个请楼下的回答