我想知道一下PCB厂商是如何实现差分线阻抗匹配

幸福万岁

在我画板子的时候 经常会让PCB厂家做差分线50欧姆的阻抗匹配 有时候DDR的DOTA和ADD线也会要求
/ T& k$ A! o2 q) c6 @PCB厂家是根据什么帮我们做出来的 是根据公式吗  做出来了之后我用万用表量了下 结果还真是我要求的
1 ?9 N9 c) w  q" u  O) @  @& H& d: U叫PCB厂家做下 阻抗匹配 差分线都100呢  
知道的同志们麻烦告诉我下啊
+ n( H; a0 o) }$ a: J7 F要是我会的话 就可以省点钱了 哈哈
: P3 d9 p& a8 T+ T其实我还真是对知识的渴望 谢谢了 PCB厂家是如何做到阻抗匹配的

yangjinxing521

不管你会不会，到PCB厂阻抗人家还是要重调的。。
" u5 H( w" _& j

- ?  ~! ?; R3 M5 X( j9 j第一次听说阻抗能用万用表测量的？？

zhejiang

用万用表量出来50欧姆了?
8 x  ?+ b1 E5 K& v( c( V4 T4 c
那100欧姆的差分不知道怎么测量的?

幸福万岁

把万用表调到导通档  红表笔接地  黑表笔接差分线
+ I; H3 b5 ~. N, E自己焊接DDR什么的 我就这样判断有没有焊接好的
( t0 g. l6 `& C. q% h阻抗 就是等于 电阻加电抗  具体的也不是很懂
我以前就是看过很多资料  也知道阻抗的重要性
, `# M7 ^4 p) y, {- Z/ R就这样........
我这么量不对吗？求高手赐教啊
( f" D# b( U" f4 P- F% Z这方法是同事告诉我的呢

yuzengshu

我可以帮助你 口 170762386

幸福万岁

我们这不能上QQ  太坑爹了 上司说的 被抓到罚200呢 貌似 日
7 v; C8 u; s, w* ~+ J) _

kevin890505

{:soso_e114:}  差分阻抗你能用万用表量出来就神了，阻抗=电阻+感抗+容抗，你量的只能是电阻，阻抗和线宽，参考平面间距，介质等因素有关，具体计算在电磁场与电磁波里面有说，厂商是仿真+经验确定的，自己仿真的不一定靠谱。

幸福万岁

恩  我现在貌似更加糊涂了   那厂家到底做了什么改动  
4 m2 \8 _" H8 G  u我怎么看PCB板差分线要求50欧姆的匹配 没什么变化
板子工艺：FR4,白字绿釉，喷锡，板厚1.6mm
工艺我都是这么要求的
; \  P- m* P3 Z6 K; E如果差分线最小线间距0.2mm 线宽0.2mm 误差0.5mm
& }& s6 s+ w/ t  B( [有没必要给厂家做个50欧姆的阻抗匹配
2 N' ~0 U# J& A( q7 q# l就拿个DSP芯片举例好了 有没必要做个匹配？
谢谢大神回答啊 求指教

freeman_sz

正常的PCB制版之前，你除了提供PCB Gerber文件外还要提供你的叠层文件。PCB的走线阻抗，线宽，线距都是通过软件计算出来的。你自己也可以用软件比如Polar去计算。你还需要知道自己所用的PCB材质的介电常数（PCB材料的datasheet会给你）就可以做计算了。
" M  [" b$ g- o* M如果你的设计和PCB制造商的计算结果有较大偏差，比如你算下来是50ohm，但是厂商算下来是60ohm，那么厂商一般会和你沟通。如果你图省事，而且布线空间也足够，也可以让厂商帮你自动调整。他会帮你把线调细。
" u0 I7 h9 F8 d# K7 VPCB板做好以后，厂商还会用TDR测试仪做阻抗测试，一般是加几百兆到1GHZ的信号来测量阻抗。万用表只能测直流阻抗，如果在交流的情况下（信号上的数据时0和1不断变化的，可看做是交流信号），一根PCB走线就不是简单的电阻模型了，而是电感+电容+电阻的模型。具体的你可以上网搜搜。

幸福万岁

谢谢了 谢谢了  其实我上次拿差分线做过“实验”的 哈哈
0 E, O- e9 g8 ]% o5 `) b& y我把差分线用2根普通的红黑导线连起来
. u1 `5 F" W. {6 O2 V接到USB口上 然后连接
我发现对差分线而言 误差在允许范围比较重要
5 e& J( n# }+ h9 @2根线误差大了点 电脑就没反应 检测不到
5 C: G' K' i$ w+ F. I0 P) _至于阻抗匹配的话 我感觉 在误差范围之内 2根线尽量靠近 线宽一样 我感觉就没必要给PCB厂家做阻抗匹配了  哈哈 可以省点钱
我一般都用0.2mm的线宽 0.2mm的间距  0.5mm以下的误差

传说影I

厂家一般都是用SI9000计算的阻抗吧，一般你要求做多少阻抗厂家就会用SI9000计算，再给你的走线的线宽和间距做微调来达到要求。有时候线宽和间距调整后达不到要求还会调整叠层。

hejiabei77

学习

cxt668

不会吧楼主，这你也敢做PCB，服你了，呵呵！

幸福万岁

我做的板子都是低频的 晶振用的大多都12M 信号的上升沿都是好几个ns 有时候什么都不做匹配都能用
; U7 \, F* w: k, ]9 a8 c& n) |也看了很多高速设计的资料 不过好像在低频当中都不用注意 阻抗这个概念好像在低频当中也不是很重要
) q. H7 s, a- l+ C4 \还在学习当中  还是初学者  望前辈指点啊 哈哈

twftwf

叠层设置好后，只能够控制差分走线的间距及走线宽度，一般差分走线的阻抗做成100
; ?- T( L0 {# v) P4 s1 p