EDA365电子工程师网
标题:
我想知道一下PCB厂商是如何实现差分线阻抗匹配
[打印本页]
作者:
幸福万岁
时间:
2013-2-16 17:29
标题:
我想知道一下PCB厂商是如何实现差分线阻抗匹配
在我画板子的时候 经常会让PCB厂家做差分线50欧姆的阻抗匹配 有时候DDR的DOTA和ADD线也会要求
9 |1 K' m# c/ d( ?, J- F
PCB厂家是根据什么帮我们做出来的 是根据公式吗 做出来了之后我用万用表量了下 结果还真是我要求的
$ d0 y% X( x' D0 L+ x
叫PCB厂家做下 阻抗匹配 差分线都100呢
6 z) V% [: E- S, ?7 k' \ Z
知道的同志们麻烦告诉我下啊
* ]* D# m( j5 r8 p' u: j
要是我会的话 就可以省点钱了 哈哈
5 b9 X" h. ]5 {7 c0 Z9 c4 q( N* G
其实我还真是对知识的渴望 谢谢了 PCB厂家是如何做到阻抗匹配的
作者:
yangjinxing521
时间:
2013-2-16 17:33
不管你会不会，到PCB厂阻抗人家还是要重调的。。
& l; S, i1 Z: C3 O/ u% k
& G% P5 M) N$ ~/ u# A
( F* s/ E* w" Z) O: A" b1 B
第一次听说阻抗能用万用表测量的？？
作者:
zhejiang
时间:
2013-2-16 20:12
用万用表量出来50欧姆了?
2 I8 d* v) z3 R+ Y
- l, |/ d( m! f$ m" p4 \; U
那100欧姆的差分不知道怎么测量的?
作者:
幸福万岁
时间:
2013-2-17 08:52
把万用表调到导通档 红表笔接地 黑表笔接差分线
5 ]# ?# Q) {( Y7 @
自己焊接DDR什么的 我就这样判断有没有焊接好的
7 W g; M! |' y
阻抗 就是等于 电阻加电抗 具体的也不是很懂
. h7 D1 K# E4 R) i) g0 y3 @
我以前就是看过很多资料 也知道阻抗的重要性
& X- [ y7 ]3 V# [: W
就这样........
, C. f/ c) u, P
我这么量不对吗？求高手赐教啊
" h7 U" o. P5 b- F% ~1 [
这方法是同事告诉我的呢
作者:
yuzengshu
时间:
2013-2-17 09:15
我可以帮助你 口 170762386
作者:
幸福万岁
时间:
2013-2-17 10:02
我们这不能上QQ 太坑爹了 上司说的 被抓到罚200呢 貌似 日
: W% p+ Z3 V# S
作者:
kevin890505
时间:
2013-2-17 15:02
{:soso_e114:} 差分阻抗你能用万用表量出来就神了，阻抗=电阻+感抗+容抗，你量的只能是电阻，阻抗和线宽，参考平面间距，介质等因素有关，具体计算在电磁场与电磁波里面有说，厂商是仿真+经验确定的，自己仿真的不一定靠谱。
作者:
幸福万岁
时间:
2013-2-17 15:17
恩 我现在貌似更加糊涂了 那厂家到底做了什么改动
/ x6 B! }0 C9 h. Q* }5 x$ x
我怎么看PCB板差分线要求50欧姆的匹配 没什么变化
: v" }+ F2 }9 F7 R2 m) U1 H# S
板子工艺：FR4,白字绿釉，喷锡，板厚1.6mm
D5 r' M3 x( k6 I! A$ A" Q
工艺我都是这么要求的
8 \. { }; G% ^! @ V
如果差分线最小线间距0.2mm 线宽0.2mm 误差0.5mm
' f: i2 @# A" {
有没必要给厂家做个50欧姆的阻抗匹配
- x, S0 z5 L: L
就拿个DSP芯片举例好了 有没必要做个匹配？
) i: L1 J, X n3 b
谢谢大神回答啊 求指教
作者:
freeman_sz
时间:
2013-2-17 16:42
正常的PCB制版之前，你除了提供PCB Gerber文件外还要提供你的叠层文件。PCB的走线阻抗，线宽，线距都是通过软件计算出来的。你自己也可以用软件比如Polar去计算。你还需要知道自己所用的PCB材质的介电常数（PCB材料的datasheet会给你）就可以做计算了。
9 ~9 k' u" Y2 r5 r& J, x* T
如果你的设计和PCB制造商的计算结果有较大偏差，比如你算下来是50ohm，但是厂商算下来是60ohm，那么厂商一般会和你沟通。如果你图省事，而且布线空间也足够，也可以让厂商帮你自动调整。他会帮你把线调细。
: w9 X% V1 v( H5 t' I$ q
PCB板做好以后，厂商还会用TDR测试仪做阻抗测试，一般是加几百兆到1GHZ的信号来测量阻抗。万用表只能测直流阻抗，如果在交流的情况下（信号上的数据时0和1不断变化的，可看做是交流信号），一根PCB走线就不是简单的电阻模型了，而是电感+电容+电阻的模型。具体的你可以上网搜搜。
作者:
幸福万岁
时间:
2013-2-19 14:15
谢谢了 谢谢了 其实我上次拿差分线做过“实验”的 哈哈
: j9 D! A1 A) r' L8 U4 }% _& H0 W& k( e
我把差分线用2根普通的红黑导线连起来
7 c, F n* E; O3 q3 J$ F6 W$ X
接到USB口上 然后连接
2 E4 e4 ?9 I T
我发现对差分线而言 误差在允许范围比较重要
" p5 [2 a1 X5 z
2根线误差大了点 电脑就没反应 检测不到
6 ]5 p( F! Z+ J# ?6 y8 v& H) G8 [6 |
至于阻抗匹配的话 我感觉 在误差范围之内 2根线尽量靠近 线宽一样 我感觉就没必要给PCB厂家做阻抗匹配了 哈哈 可以省点钱
+ |; v9 P, o4 S( h$ d9 I- L
我一般都用0.2mm的线宽 0.2mm的间距 0.5mm以下的误差
作者:
传说影I
时间:
2013-2-23 22:59
厂家一般都是用SI9000计算的阻抗吧，一般你要求做多少阻抗厂家就会用SI9000计算，再给你的走线的线宽和间距做微调来达到要求。有时候线宽和间距调整后达不到要求还会调整叠层。
作者:
hejiabei77
时间:
2013-2-24 09:38
学习
作者:
cxt668
时间:
2013-2-24 11:16
不会吧楼主，这你也敢做PCB，服你了，呵呵！
作者:
幸福万岁
时间:
2013-2-25 08:48
我做的板子都是低频的 晶振用的大多都12M 信号的上升沿都是好几个ns 有时候什么都不做匹配都能用
0 x$ r0 o( l3 p/ {, e6 \ V
也看了很多高速设计的资料 不过好像在低频当中都不用注意 阻抗这个概念好像在低频当中也不是很重要
$ B+ b1 k! D8 k
还在学习当中 还是初学者 望前辈指点啊 哈哈
作者:
twftwf
时间:
2013-2-25 11:26
叠层设置好后，只能够控制差分走线的间距及走线宽度，一般差分走线的阻抗做成100
& f( E4 P) K; c$ E
作者:
B020126
时间:
2013-2-26 10:08
提示:
作者被禁止或删除 内容自动屏蔽
作者:
z353664407
时间:
2013-2-26 14:08
好吧…………没做过…………
作者:
suicide915
时间:
2013-2-28 10:24
有个疑问 像DDR的差分线 布线的时候线间距已经很小了 怎么微调
" K( M$ N3 v+ f6 B% o% l6 f
叠层也已经设置好了
* S: h+ l3 s0 y3 M) o' o9 b$ i$ A
这时候板厂要怎样控制阻抗呢？
* c1 r1 ~0 c: v$ f+ }1 j% @' V! z9 y& Y
还是在布板的时候就要跟板厂沟通好 确定大致的线宽线距？
* b+ n% U* e& Z4 S' z. Q9 K
求指点
5 b- ]7 @8 B. b
作者:
tzljbj
时间:
2013-2-28 11:14
做阻抗的话，如果自己有阻抗设计方面的知识，就自己设计方案，厂家微调。如果实在不懂，设计前可以联系厂家，给你确定个方案。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2