只需一步,快速开始
扫一扫,访问微社区
49
324
1303
四级会员(40)
您需要 登录 才可以下载或查看,没有帐号?注册
下载资料威望不够?点击查看获取威望的N种方法>>
举报
228
429
三级会员(30)
11
94
693
popcup512j 发表于 2013-1-11 10:22 1 P. c: ~* }, C& c5 b1 x那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满 ...
xiaoyunvsmm 发表于 2013-1-11 10:14 , C: }3 {5 e0 X对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~
popcup512j 发表于 2013-1-11 10:02 " q/ b: g. O) R' G, w 如果说,不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。 ! t+ ]' }6 f4 }9 {1 T# w; i如果复位的同时还要加载FPGA的硬件, ...
xiaoyunvsmm 发表于 2013-1-11 09:54 8 k* F7 v$ r7 o 1、按照你的说法就是复位引脚没有专用的,自己指定就可以对吧? 3 T/ y( X" `- M* Y! `" r" u2、DQ和DQS不能随便连接IO,要连接到专用 ...
查看全部评分
xin_515 发表于 2013-1-11 09:24 4 L' S4 E) H7 n楼上仁兄解释1不敢苟同
popcup512j 发表于 2013-1-11 09:21 ( o0 H* ~# u0 Q1.FPGA本身没有复位引脚,但内部系统需要复位引脚,因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。 ...
8
96
1342
本版积分规则 发表回复
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-12-23 16:43 , Processed in 0.083109 second(s), 37 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050