求助！！原理图形式的底层模块如何在顶层模块中调用？谢谢！

zzh200808

求助！！
原理图形式的底层模块如何在顶层模块中调用？谢谢！

% d; }& f0 @) J' I/ R我发现用VHDL编写的文件可以很方便的在顶层模块中生成symbol文件并在顶层模块中调用。
可是我用原理图形式编写的底层模块 在 顶层模块 中 调用时不能正常调用。生成symbol文件不能调用，库里边找不到它
# ^  H- S+ A% ^  f( o9 p
请问是怎么回事？

1 R" P! a  u! w" X谢谢了！拜谢！

john8046

不错~~~~~~

$ b2 F% K4 J, a7 T  m/ y( o# U
2 B; S6 T) b9 U  z4 ]# {  u6 j

3 P- S+ c) e% Q* F! ~
% v8 Y, Z' b# t0 J8 z0 I
9 j4 `% G9 K1 x8 o2 k& o9 t

/ t3 f5 M- ~$ r7 I
' o9 X% ~& s1 g8 P  O5 O2 X
8 U$ G0 o7 ~1 ~/ Y+ P
) t6 Z) A/ m" l# J6 z
: ~& t% w, i: G7 ~# J/ d百姓吧论坛 海外华人论坛 中文论坛 bbs.baixing8.com

Wayne.Jiang

继续关注!