|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
LIBRARY IEEE;- V+ L* W, |7 i/ S6 ^- v; ^9 |
USE IEEE.STD_LOGIC_1164.ALL;
$ d7 Q" J2 p0 R5 m+ rENTITY tri_s IS
z/ E; C6 f) d Z) v* n& M PORT( enable : IN STD_LOGIC; ~4 p" W( f" A$ D& w# R w2 `" c$ V
datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
6 V k) M- k/ Y4 w9 l$ Q7 Q dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
$ d$ H* u7 ^( r" x4 G5 qEND tri_s;: K! K) L- T) V
ARCHITECTURE bhv OF tri_s IS
. W+ }$ f2 G r, a" \BEGIN. r a) c' T r3 U* r' f
PROCESS(enable,datain)6 F6 }" ]% Q7 n x. L; E9 B1 p
BEGIN ( i- i/ J, g6 e# H; H
IF enable ='1' THEN dataout <= datain; B6 X8 r4 J. k
else dataout <= "ZZZZZZZ"; END IF;
& f, S$ {' R5 }) h- I, cEND PROCESS;
1 W( s. h. F; i8 f+ f& K+ vEND bhv;) e, z, D4 v' i
: X: V' f- Q) k) c编译提示：
/ u) x9 y! |% G! z5 V3 P3 g1 fError: Top-level design entity "div" is undefined8 [2 m/ l \, c. P, d( @" d
) J2 O1 _- L8 A( \" n% c* W# c是什么原因，求救！！！！！！ |
|
/1 
发表于 2010-3-9 20:18
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！