如何把两个不同的网络用铜皮连接起来？

myexpma

如题所示，allegro是否有PADS的copper bridge功能，可用一铜皮把连个不同的网络连接起来，DRC时不报警。

mosen518

打过孔，
  d* Y. A/ F' d# U* e5 [

! ^, L' V6 a( X1 N( c
$ M+ f8 j, y5 P
深圳市惠达康科技有限公司
PCB层次：2-40层
' ?" L8 O1 n9 O% h产品类型：PCB,FPC, R&F PCB.
9 f8 L4 x: Z) n- A" }- e; B  Y最大尺寸：双面1200mm*1500mm 、 多层1000mm*1200mm
* A) ^( Y/ `" r" |$ p按材质分：FR4、铝基板、铜基板、陶瓷板、无卤素、高Tg、高频板（Arlon、Taconic、Rogers、Isola）
表面处理：OSP、喷锡、沉金、沉银、沉锡、镍钯金、厚金板（最大金厚40U"）
制程能力：线宽线距3mil、激光孔0.075mm、机械孔0.15mm
  e; ^. t2 V3 y3 @! Q; C铜    厚:1/3OZ--28OZ
杨先生竭诚为您服务！ 13316575121(微信同号)   sales007@witgain.com
) p( c5 e( d$ z

王开鑫55

tangqianfeng 发表于 2018-5-3 19:20
& Z, A5 b2 C) ~( ?& u: k0 U7 N9 f3 ^* ?+ nnet_short属性只有pad 或via有

- m" S0 |) E1 y! q, M我给一个pin via都定义  net_short属性，但是用cline线连接的时候，会排斥，铜皮会避让

Crystal1218

王开鑫55 发表于 2018-5-4 09:10
" k2 h- ?) b7 S9 i4 X* x' l+ |我给一个pin via都定义  net_short属性，但是用cline线连接的时候，会排斥，铜皮会避让

使用静态铜皮，就不会避让了
! C1 i4 P. q' W( Z9 j
3 S& R, F0 g/ r3 D3 h

上海轻骑兵

应该没有，短路肯定会报DRC的，DRC隐藏即可，

myexpma

tangqianfeng 发表于 2018-5-3 07:14
- m0 j) \% L# O5 |有的，要给他们定义net_short属性

( N6 Q2 R! O" Q! R5 Y定义了net_short属性后，还是不能用连线或shape把不同网络连接起来。
  b% |! Z' b6 B; _

myexpma

superlish 发表于 2018-5-7 11:17
5 `. \+ ~, M5 P4 W" \: B6 A0 e5 X% M/ ^可以把铜皮画在其它层，出光绘时注意要把这个铜的层加上

* I6 p5 z* q" X! h- {8 t3 h已经使用此方法，但是感觉不完美。

superlish

可以把铜皮画在其它层，出光绘时注意要把这个铜的层加上
7 R" `( {+ ]% S5 }- o* h9 u! u

利涉大川

myexpma 发表于 2018-5-3 23:52
pads就有此功能。

/ |) b' y. }5 q我感觉应该是隐藏了DRC，你要是用CAM350去跑开短路都跑不出来的话，那这个功能就会出大问题的。

( r$ a/ [% t7 H* U5 `1 p) n

myexpma

利涉大川 发表于 2018-5-3 10:54
两个不同的网络连在一起，不报错，怎么可能呢。

) X* D( G: h  m1 U& d: T0 {pads就有此功能。
8 G* _' R) A7 j  Z6 ]4 h  i

tangqianfeng

王开鑫55 发表于 2018-5-3 09:19
+ V0 t6 g" `% W# Wallegro中  edit  properties没有找到net_short属性？？

5 }; o9 `1 l. |net_short属性只有pad 或via有
0 W+ u6 h! I+ m3 J

利涉大川

两个不同的网络连在一起，不报错，怎么可能呢。

zltwin

学习了

王开鑫55

tangqianfeng 发表于 2018-5-3 07:14
有的，要给他们定义net_short属性

! \1 v7 \/ {/ `allegro中  edit  properties没有找到net_short属性？？

bingshuihuo

tangqianfeng 发表于 2018-5-3 07:14
有的，要给他们定义net_short属性

这个办法好