EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑 & G' V) q. a2 k9 R$ X
- p& u9 G4 U. t随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。 * V: [4 h+ Q# |- v) Y
步骤一：根据需求创建Via structure * X! n1 h/ j) I2 `6 D' g' N
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。 ) `% K4 X3 @! X, @0 i
9 j. [+ z; Q2 S' ?# V) ]( t+ | ! c, ^7 a; Y- \
$ _4 I& E' A% D0 |8 n0 @
1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。6 {7 C3 n+ P3 s& h; [. w3 w2 T
! _8 X4 p/ d" U
1 \ `* r# e! ?3 j' l$ V7 v! ^6 K' U
2. 高速布线层切换的Via structure样例。
# W4 b3 _* Q* S5 P+ n! X! _$ D1 L7 q/ g
# Z) R! v; d4 s" I; b3 M
3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。 / [; a+ z' k0 ]3 I1 w3 f/ A
; P, i& B g4 w0 I( {9 a6 E1 m' n2 _: f* Q4 X5 p" C
步骤二：在设计中调用Via structure
% ]. r% A [% A% |Via structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
6 g V( P2 F) \0 x" F8 V5 M; v
/ X7 o% d$ M7 M
: r5 W# ?/ b; o
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。
- Z: \* _7 _) w; N8 C" T5 T; L! o& d1 S
; r4 |, D% x: ?; S! q/ @" Z4 x
% Q) i- X W9 Z1 Q
4 y" E; I% d) P0 k9 ~8 W欢迎您的评论！ * Q% a5 O/ x6 W. ^! E" }$ N
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 6 X( l$ j! |: b2 R2 d- H% n! u
3 h' B# b2 X. c+ }: ^3 Q
- k, _2 u) K+ p
| 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
