2017年8月8日公益PCB评审报告节选

EDA365QA

1.  开关电源连接电感太细了.
$ F" Y* k! I% U
! j1 k' }3 C- P% k

EDA365QA

3.  ESD尽可能靠近接口.
1 K& I8 s* n: h8 n

EDA365QA

jiache 发表于 2017-8-9 11:40
7 u  d* Q. F( x5 n' Q6 J  o这个问题，此页内出现两次，请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。

% r$ t7 ?/ V: s7 G$ P1 A5 Q不管是滤波电容还是退耦电容都不要放通路的最后面.滤波电容是靠输入端,退耦电容靠近用电管脚.

jiache

EDA365QA 发表于 2017-8-9 09:00
: S- V' K+ q7 D& L9 F) u6 K% R" w3 \10.   电源过电容靠近PIN脚,不然电容只是摆设.

, o- z% n) q6 t这个问题，此页内出现两次，请大神给个正确示例。在此问题上是否区分滤波电容和退耦电容?请大神指点。

168心想事成555

++++++++++++++++++66666666666666

zyh610710

学习学习！

fengyu6117

EDA365QA 发表于 2017-8-9 09:00
7 [# M2 ~5 R/ U3 r% s' T: g6 m5 m10.   电源过电容靠近PIN脚,不然电容只是摆设.

这个芯片貌似电流不大，需要这么多大电容？
% p/ F* f5 k0 c; V: l. E

飞梦

过来看看，学习学习！

紫菁

学习学习

jiache

EDA365QA 发表于 2017-8-9 13:33
不管是滤波电容还是退耦电容都不要放通路的最后面.滤波电容是靠输入端,退耦电容 ...

! {7 c: M2 P- N6 o谢谢。

EDA365QA

a2251247 发表于 2017-8-9 10:26
这个是为什么呢？有些两脚晶体，芯片厂家评估板就是远离放，影响大么，如何空间比较紧张情况下。

% D4 E+ H9 x6 m是晶体的两个电容不要放末端.

jiache

同问，请大神分析一下，谢谢。

a2251247

EDA365QA 发表于 2017-8-9 08:59
$ @0 T$ y6 y8 y: P; _8 D( s- E" q8.  晶体电容尽量不要在末端.

这个是为什么呢？有些两脚晶体，芯片厂家评估板就是远离放，影响大么，如何空间比较紧张情况下。
+ l  U0 O8 W* o) F9 r8 j

wangdalei

EDA365QA 发表于 2017-8-9 08:57
5.  部分器件没有开钢网.

这个问题出现好多次了，是allegro经常出现的问题吗，建议在版块置顶该问题。

qilinwang66

EDA365QA

10.   电源过电容靠近PIN脚,不然电容只是摆设.
% O$ K/ p. ~  s! A. J  L8 Y1 S$ x
: ]" W0 @. D' j% O$ X% ^* O