2017年6月18日公益PCB评审报告节选

EDA365QA · 发表于 2017-6-19 12:08

您需要登录才可以下载或查看，没有帐号？注册

x

1. 数字部分和模拟部分分割不合理。应该在芯片的数字区域和模拟区域分割,保证两种信号的所有层面的完全隔离。

王开鑫55 · 发表于 2017-8-23 16:59

EDA365QA 发表于 2017-6-19 12:09
3 x3 v6 ~4 N, A' W9 ^* W2 i: C4. 接入的100欧电阻到FPGA的走线长度需要相等，走线需要加粗，芯片连接到电阻在到过孔。

这个不知道是什么原因要这么做，以前都没注意过这点

EDA365QA · 发表于 2017-6-20 10:39

wangdalei 发表于 2017-6-19 17:36
; U4 N, q- Q1 Z' e3 q% x ~封装少钢网是什么意思啊，封装做的有问题吗。

是的，正常的allegro软件的封装需要机贴的封装是要有PAST层面的设计的。

wangdalei · 发表于 2017-6-19 17:36

EDA365QA 发表于 2017-6-19 12:11
* u+ k# R1 J3 j) [8 {- O; E8. 部分器件封装少钢网，开钢网时易遗漏器件。

封装少钢网是什么意思啊，封装做的有问题吗。

zyh610710 · 发表于 2017-11-8 18:58

学习学习

LiuTao166462139 · 发表于 2017-10-27 10:07

sketty · 发表于 2017-6-23 16:05

wangdalei 发表于 2017-6-19 17:36: @) V7 ~# K, }& B: G, f) O1 s
封装少钢网是什么意思啊，封装做的有问题吗。

是的，不开钢网怎么上锡呢？

Ellage · 发表于 2017-6-21 10:44

好样的，学习了

lxz0708 · 发表于 2017-6-19 16:54

项目经过各位版主的评审，我投板就放心了。

pcb · 发表于 2017-6-19 13:19

问题很多呀！

紫菁 · 发表于 2017-6-19 13:10

学习学习。

EDA365QA · 发表于 2017-6-19 12:11

10. LED极性反了，如果按照板内标示贴片会导致灯不工作。

EDA365QA · 发表于 2017-6-19 12:11

9. 蜂鸣器走线是模拟走线，需要加粗一些。

EDA365QA · 发表于 2017-6-19 12:11

8. 部分器件封装少钢网，开钢网时易遗漏器件。

EDA365QA · 发表于 2017-6-19 12:10

7. LDO的滤波电容需要就近打地孔处理，保证最小的回流路径，取得更好的滤波效果。

		自动登录	找回密码
密码			注册

推荐内容 /1