candence不能导出网表以及allegro不能关联原理图的问题

逍遥剑客

: B/ e- ?/ x/ m$ r0 K4 B; {
刚学candence，遇到问题，请大家不吝赐教。我用的是16.6，文件也不在中文路径
1.新建个原理图，导出网表，报错，是以为没有PCB库吗？我用的是candence自带的库，不可以吗？
. n5 z! O- f# c# p
5 c% I% p. z6 S% Y( d图1-3
6 e. a; h& x. G/ \

2.想把原理图和PCB关联，按照教程，原理图上勾选-ENABLE INTERTOOLS COMMUNICATION后，选择器件，右键却不能出现PCB editor selector 的命令
# q/ a( |$ W* O* X8 K% {
右键如图4

仁爱

我看了一下，你导不出网表至少有一点是错的，那就是你有些器件没有填写封装名“footprint"

why_not

首先先解决网表导入前的DRC问题，先把网表导入成功后已经就可以关联了！

980155498cai

逍遥剑客 发表于 2016-7-28 19:21
我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重 ...

0 g2 a8 b1 k+ L5 |6 w5 {如果关联不上就倒一下就好了

逍遥剑客

980155498cai 发表于 2016-7-28 17:05
& o6 T/ j7 w) I网标都没有生成你怎么关联呢？？？？

我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重新导一次网表么？
: e+ Q+ @" V- Q7 Z9 I

980155498cai

网标都没有生成你怎么关联呢？？？？

逍遥剑客

nat 发表于 2016-7-28 15:29
1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装 ...

- u" z! n7 k, r% l我感觉要是第一步解决了，第二步应该也就没问题了，这种问题说不清，我还是找个人实际过来看看。谢谢

nat

1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装有问题。
7 l( a8 s. f* n2.关联是要导入网络表成功之后才行，而且也不用右键，原理这边选择元件allegro那边就会高亮。