找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 284|回复: 4
打印 上一主题 下一主题

[仿真讨论] How to Cost down PCB

[复制链接]

111

主题

124

帖子

1273

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1273
跳转到指定楼层
1#
发表于 2016-7-26 16:38 | 只看该作者 |只看大图 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
How to Cost down PCB

, h3 H) v  \) _* g; p) \2 m8 k: H2 ^% ]4 u1 M4 v
( ~: b+ f6 m0 e  c; {+ I* r* I! l
  • 1、如果设计的电路系统中包含FPGA器件,则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。(FPGA中某些特殊的管脚是不能用作普通IO的)

    $ p' x+ [9 m' @" H4 W
  • 2、4层板从上到下依次为:信号平面层、地、电源、信号平面层;6层板从上到下依次为:信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(优点是:防干扰辐射),优先选择内电层走线,走不开选择平面层,禁止从地或电源层走线(原因:会分割电源层,产生寄生效应)。
  • 3、多电源系统的布线:如FPGA+DSP系统做6层板,一般至少会有3.3V+1.2V+1.8V+5V。3.3V一般是主电源,直接铺电源层,通过过孔很容易布通全局电源网络。
    . R: a% `% `; s( y1 A* |& k
  5V一般可能是电源输入,只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗,越粗越好)
  1.2V和1.8V是内核电源(如果直接采用线连的方式会在面临BGA器件时遇到很大困难),布局时尽量将1.2V与1.8V分开,并让1.2V或1.8V内相连的元件布局在紧凑的区域,使用铜皮的方式连接,如下图:
- W3 [! o/ E2 ?+ R
" E) h0 l+ b0 h' V
  总之,因为电源网络遍布整个PCB,如果采用走线的方式会很复杂而且会绕很远,使用铺铜皮的方法是一种很好的选择!
9 Q% `0 F" |- v

5 j7 Y: z5 W. @) c5 E" Z- G
  • 4、邻层之间走线采用交叉方式:既可减少并行导线之间的电磁干扰(高中学的哦),又方便走线(参考资料1)。如下图为某PCB中相邻两层的走线,大致是一横一竖。
    ' B1 t- R  r, C6 U5 T# u4 M' N
# Y4 v4 |! q! G

" |) t+ y8 h1 v; r+ |  }( u2 Y
  • 5、模拟数字要隔离,怎么个隔离法?布局时将用于模拟信号的器件与数字信号的器件分开,然后从AD芯片中间一刀切!
    ) d5 V3 }; b" R
1 [# U* ^- W# t% G$ E

0 ?, [4 b5 G( a7 |: r, o* r. m7 Q
  模拟信号铺模拟地,模拟地/模拟电源与数字电源通过电感/磁珠单点连接。
. F# s/ ~, z3 ?
1 |" e$ d& G! L9 [1 ?/ F  A, _
  • 6、基于PCB设计软件的PCB设计也可看做是一种软件开发过程,软件工程最注重“迭代开发”的思想,我觉得PCB设计中也可以引入该思想,减少PCB错误的概率。
    # P, l: \, C) t0 u2 W

4 j& _: J" d' x( c/ }% @
  (1) 原理图检查,尤其注意器件的电源和地(电源和地是系统的血脉,不能有丝毫疏忽)
% ?* q4 K: n+ v' j0 d( m
  (2) PCB封装绘制(确认原理图中的管脚是否有误)
, E' p( p3 l$ a$ t' E1 o4 g
  (3) PCB封装尺寸逐一确认后,添加验证标签,添加到本次设计封装库

3 A# v* r0 R- H4 y! {
  (4) 导入网表,边布局边调整原理图中信号顺序(布局后不能再使用OrCAD的元件自动编号功能)
: O1 g' ~- {' X
  (5) 手工布线(边布边检查电源地网络,前面说过:电源网络使用铺铜方式,所以少用走线)

4 X( R2 t8 K& ]5 i4 K4 }7 u
  总之,PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图(从信号连接的正确性、信号走线的方便性考虑)。

8 p8 L5 O3 ^7 w2 B
  • 7、晶振离芯片尽量近,且晶振下尽量不走线,铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。

    . L/ I( r. M  i- r7 m9 e
" ~9 h$ F8 M7 e" J% s" a5 S% v7 Q
  • 8、连接器上信号的排布对布线的难易程度影响较大,因此要边布线边调整原理图上的信号(但千万不能重新对元器件编号)
    : V0 Q9 q5 n* K* B/ C

; J6 E$ o+ J  G) ~- A
  • 9、多板接插件的设计:

    * O$ _( {' N1 z: V6 U

: N4 P5 {3 A5 R
  (1) 使用排线连接:上下接口一致
1 \" F; w" p' d$ Q" G' y
  (2) 直插座:上下接口镜像对称,如下图
! a7 c4 h# W1 O9 q2 E/ m+ w

  v% N' B* d4 ^( X" K& t& J
  • 10、模块连接信号的设计:
    * Z: ?9 V; W" D1 ]1 [0 Y* D

. v& q  ~. J- _9 A' ~7 [  F
  (1) 若2个模块放置在PCB同一面,如下:管教序号大接小小接大(镜像连接信号)

& H# S) B) p6 Y

* {* u: ~& ~# d; z5 [" t
  (2) 若2个模块放在PCB不同面,则管教序号小接小大接大

0 y4 T1 ?0 Y0 ]2 I( H( L
  这样做能放置信号像上面的右图一样交叉。当然,上面的方法不是定则,我总是说,凡事随需而变(这个只能自己领悟),只不过在很多情况下按这种方式设计很管用罢了。
* L4 Z! B' X9 T
  • 11、电源地回路的设计:
    8 `& W; F" Y, j- v( {- Q- _
    $ C! K7 A) p: S3 \* z
; m# A0 j& C: {( a" @' B
  上图的电源地回路面积大,容易受电磁干扰
. z: E! f5 b7 F! |( K3 A
  上图通过改进——电源与地线靠近走线,减小了回路面积,降低了电磁干扰(679/12.8,约54倍)。因此,电源与地尽量应该靠近走线!而信号线之间则应该尽量避免并行走线,降低信号之间的互感效应。
7 J6 y( ?* K' ^: K

$ E5 |; s( Z; }# ?
( M5 M2 @8 ~+ Y7 Z
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

32

主题

408

帖子

1443

积分

EDA365版主(50)

散热专家

Rank: 5

积分
1443
5#
发表于 2017-3-23 16:32 | 只看该作者
挺实用的资料
公益散热顾问咨询微信号:John_lsl

6

主题

28

帖子

58

积分

二级会员(20)

Rank: 2Rank: 2

积分
58
4#
发表于 2016-9-21 08:16 | 只看该作者
挺有用的!

0

主题

47

帖子

-8971

积分

未知游客(0)

积分
-8971
3#
发表于 2016-9-18 17:41 | 只看该作者
謝謝分享

2

主题

14

帖子

15

积分

二级会员(20)

Rank: 2Rank: 2

积分
15
2#
发表于 2016-9-1 09:05 | 只看该作者
謝謝分享~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-28 04:41 , Processed in 0.063109 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表