|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
简单列一下SystemVerilog 2012版的新特点
; b% K$ ?0 z" \5 D6 N1 T4 t, lIEEE 1800-2012 additional reserved keywords:
# U r# F1 G \implements (又加入了一个java属性,支持interface class多继承。说SV是Verilog+C++的都是没学过java的,SV分明就是Verilog+Java,参见为Java在SystemVerilog中的原配地位正身)
9 v! [8 n3 H m3 _+ {6 ~9 xinterconnect (这是一个挺有趣的东西,实用性有待考证)
' F& ?' r) H% k- a# Qnettype (相当强悍!)
2 H0 e! F( q, r" Y! p8 ?1 msoft (终于有soft了啊!!!学过e的同学仰天长叹的有木有). M7 U/ d) x' _
, l; o5 b1 n' w2 O3 E2 M
' s$ A$ U' B# r8 O9 L. g
最新的SystemVerilog语法参考手册
+ W4 N; E+ }/ ^; L2 B
9 ]) @/ V$ x& O$ x: s |
|