ALtera MAX II CPLD 擦写次数问题

zzzljb

请教一下，下面列出的100 Cycles Erase and reprogram，是不是指MAX II CPLD最多只能擦写100次？是的话，100次未免有点少了吧，谢谢
$ C3 r, Y* J& U. i2 f. g% j
1 o6 m" `5 o2 L3 v" M7 X

. W( }  G+ j+ i8 X0 R/ e  j7 L

超級狗

曾經碰到損壞的現象是，燒錄完在驗證（Verify）時會失敗，應該是芯片中某些單元（Cell）已經磨損了，就和閃存（Flash Memory）的狀況類似。

, \7 `; _2 ?4 G7 X& j( h

超級狗

zzzljb 发表于 2016-1-17 22:16
谢谢，版主总是这么勤勤恳恳！
! N' O2 t- d1 S9 a* r以前用FPGA时没在意过烧写次数的问题，现在觉得CPLD只能擦写100次有点少 ...

是的！我以前用 Altera CPLD 也沒太注意，燒到壞掉的好像也不多見。
- e. H8 w3 z0 a+ e& K0 t( x! i
不過 CPLD 的價格還不算太貴，燒壞就當消耗品吧！

zzzljb

超級狗 发表于 2016-1-17 21:59
7 Y2 @3 n" u% \5 [6 y; dLattice MACH 4 也一樣！

6 P  g4 n, h9 E1 i谢谢，版主总是这么勤勤恳恳！
% s' w. X+ V/ J7 [, T, G6 K( K以前用FPGA时没在意过烧写次数的问题，现在觉得CPLD只能擦写100次有点少。请问CPLD擦写超过Spec规定的次数（比如100次）之后再烧写会出现什么现象？是烧写失败，还是能烧写但不再可靠？这个最大烧写次数应该不是Altera厂商可随意控制的吧，应该是芯片硬件制造本身决定的吧？因此100次是不是安全起见而规定的保守次数？我在网上看到有人说在实际应用中CPLD擦写次数远不止100次，不知版主有没有过亲身实践证明？
. Z$ A, F! l. V$ `

超級狗

Lattice MACH 4 也一樣！

, P  v. q+ n! v* X