CPU端的Vswing小的issue

ljzyhjbfwh · 发表于 2015-12-15 14:00

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

CPU端的Vswing很小，使得CPU端的数据margin很小或者fail。每个channel接两根DR的UDIMM，DIMM端的drvier strengthen已经是最强（34ohm），有什么方法能使CPU端的Vswing变大，需要找DIMM厂家将DIMM的drvier strengthen再加更强的step吗？或者还有其他方法吗？CPU端的ODT已经调高过（从60ohm到120ohm）。

dabao0115 · 发表于 2016-3-7 13:24

基本面封面

zcswinner · 发表于 2016-1-14 18:21

不懂帮顶

ljzyhjbfwh · 发表于 2015-12-18 14:51

谢谢Devin回复。是用软件工具测试的margin。请问如何可以加入智库群

devin.ding · 发表于 2015-12-17 21:37

ljzyhjbfwh 发表于 2015-12-17 12:41' c9 F( b# S0 D1 x( S- W2 \9 O# l
目前是每个channel接2根DIMM，满负载。DR+DR, SR+SR, SR+DR, DR+SR

X86的内存没实际测试过，看描述应该是示波器自动测试吧。ARM架构我一般也是手动测试，你在鼎阳的智库群吗，可以在群了问问。另如果有解决方法了，也请在论坛分享，谢谢！

ljzyhjbfwh · 发表于 2015-12-17 12:41

目前是每个channel接2根DIMM，满负载。DR+DR, SR+SR, SR+DR, DR+SR

ljzyhjbfwh · 发表于 2015-12-17 12:34

是的。read信号的margin小，整个的read信号的Vswing很小，导致C-的margin不过，C+的margin也很小。DIMM端的driver strengthen已经是最强，CPU端的ODT也调高过，可是整个的Vswing还是很小。不知有什么其他好的方法，改进read时的Vswing，使其变大。

devin.ding · 发表于 2015-12-17 12:11

请问是X86的主板产品吗，那目前是read信号的margin小？

		自动登录	找回密码
密码			注册

CPU端的Vswing小的issue

EDA365欢迎您！

点评

浏览过的版块

推荐内容 /1