DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil

qingshanke

如题

Coziness_yang

Head4psi 发表于 2015-10-31 08:21
2 s' W2 T. a" N" i為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
* u. m# W# k1 i9 J8 `/ ^2 b ...

0 W; V8 }8 [. L/ w5 b4 I由于连接器处阻抗必然不连续，那么信号会在CPU与连接器处来回反射，如果线长太短，从连接器反射回来的信号没有损耗掉，继续从CPU端反射到连接器端，这样就会形成二次反射，但是线长够长的话，信号从连接器端反射到CPU的路径上被损耗掉了，那么就不会再形成二次反射。
之前可能没有讲得太清楚。
6 A  {) B% W; B2 o+ A  }/ r

Head4psi

Coziness_yang 发表于 2015-10-30 20:59
  [0 U& P! v7 F我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。

# _5 q! M. A: E為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
2 G- k" \7 O$ d: J2 b0 }% G

+ Y5 M+ ~0 a" D5 \* v* q, I7 t會反射是因為阻抗不匹配，而不是互連線的長短。
- N' v4 {( I; u/ V短的互連線反而比較不會有信號完整性問題，樓主的短走線設計
+ G/ ~% }/ d: p$ q' Q. h2 }若會出問題則是時序方面的問題，不是传输线反射的問題。




# V$ E! Y3 M1 Q0 A+ P5 [. N

Coziness_yang

qingshanke 发表于 2015-10-28 20:28
2 d& P8 j  L; X9 y7 J- H* G现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是60 ...

我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。

qingshanke

cousins 发表于 2015-10-29 10:06
3 G9 C5 n! W0 v  G6 {  P满足线长要求就可以。
* R$ u, g3 W* J那么clk你只要满足design guide 的要求就没有问题。
; M$ t2 f7 F! U4 r1 d/ b说句题外话：即使你不满足de ...

保险起见，还是绕到600mil以上吧。。。

cousins

qingshanke 发表于 2015-10-29 10:00
这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok

满足线长要求就可以。
/ z; `; ^' v& W% w6 Z那么clk你只要满足design guide 的要求就没有问题。
1 |( M; x" \: ]& O9 `说句题外话：即使你不满足design guide的线长，只要做了仿真，确定时序裕量没问题，就不用担心。
( K$ I2 s, m6 b7 ?1 S. e; s% a至于ddr3的反射，振铃,单颗DDR，有合适的odt不会有很大的问题

qingshanke

cousins 发表于 2015-10-29 09:12
+ c: m6 O9 ]  D8 E" Z2 A! H有最短要求。根据controller和ddr共同决定。
你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs ...

1 d8 R) Z* d8 P& K, H  {这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
  q# P. \2 C: I* G7 Y9 \

cousins

有最短要求。根据controller和ddr共同决定。
* J- M9 ~% ]# b. d3 ^你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs，dq，addr，cke，csb难以做到合理的长度差，特别是两颗以上走菊花链的addr。
3 N9 b! |+ J, i$ y. @) O同时你还要考虑散热以及电容摆放的位置，所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。

qingshanke

Coziness_yang 发表于 2015-10-28 19:51
( a. W1 l" W3 l, a+ o1 P# g1 i高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量 ...

现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是600-1400mil
( t2 Z, t# ~7 D' g( P. i# i2 R

Coziness_yang

高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量会比较差，线长大于500mil以上，反射回来的信号会在这段线上损耗掉，不会来回反射。

Head4psi

可能會有問題，但不是必然，與 DQS 有關係，也與 DDR3 Controller 有關。