DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil

qingshanke

如题
: C1 h0 y: R  O! l+ r* [, n

Coziness_yang

Head4psi 发表于 2015-10-31 08:21
2 i# `  {7 m- |為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
6 `" ]) n4 K. Y5 N4 S ...

由于连接器处阻抗必然不连续，那么信号会在CPU与连接器处来回反射，如果线长太短，从连接器反射回来的信号没有损耗掉，继续从CPU端反射到连接器端，这样就会形成二次反射，但是线长够长的话，信号从连接器端反射到CPU的路径上被损耗掉了，那么就不会再形成二次反射。
  H& e4 y5 q. S7 I& R之前可能没有讲得太清楚。
8 X" k* h* H0 g, J9 n9 v6 Z; J

Head4psi

Coziness_yang 发表于 2015-10-30 20:59
( U0 A5 m  W0 H5 r  V我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。

  y  ?, f0 m" F為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
6 Y4 P6 E5 q9 I# }
7 F' Q+ @' w8 c+ ~6 H
( H* r* ~9 r+ ~" h會反射是因為阻抗不匹配，而不是互連線的長短。
4 T" u7 z- s- q4 Q短的互連線反而比較不會有信號完整性問題，樓主的短走線設計
5 ^; ^, W3 y: a0 p; E# m若會出問題則是時序方面的問題，不是传输线反射的問題。

5 p# k; P  A' M1 ^. C

- l: v* u: F& a

Coziness_yang

qingshanke 发表于 2015-10-28 20:28
( e. m& L8 \0 k0 T6 C现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是60 ...

我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。

qingshanke

cousins 发表于 2015-10-29 10:06
) G( B# c8 r! I0 M满足线长要求就可以。
0 c) x9 W( C9 L* f# c5 Q那么clk你只要满足design guide 的要求就没有问题。
, T0 E$ Q5 c/ q& x: n, G% {说句题外话：即使你不满足de ...

保险起见，还是绕到600mil以上吧。。。
5 _& z& O" r# `$ U: N

cousins

qingshanke 发表于 2015-10-29 10:00
这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok

% q2 \9 w( v; E% Q满足线长要求就可以。
那么clk你只要满足design guide 的要求就没有问题。
说句题外话：即使你不满足design guide的线长，只要做了仿真，确定时序裕量没问题，就不用担心。
5 |- u  e5 r. o& X至于ddr3的反射，振铃,单颗DDR，有合适的odt不会有很大的问题

qingshanke

cousins 发表于 2015-10-29 09:12
7 m* K# C' t/ s$ {* ^, t1 q有最短要求。根据controller和ddr共同决定。
, G1 P5 g/ u, d  `你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs ...

' e0 K4 i2 ]. b% ^8 S/ f这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
: `& f, I/ G) o" E7 L. e

cousins

有最短要求。根据controller和ddr共同决定。
6 @3 p7 @' C/ x" |7 n& r你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs，dq，addr，cke，csb难以做到合理的长度差，特别是两颗以上走菊花链的addr。
同时你还要考虑散热以及电容摆放的位置，所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。

qingshanke

Coziness_yang 发表于 2015-10-28 19:51
# d1 k# b+ s1 e高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量 ...

现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是600-1400mil

Coziness_yang

高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量会比较差，线长大于500mil以上，反射回来的信号会在这段线上损耗掉，不会来回反射。

Head4psi

可能會有問題，但不是必然，與 DQS 有關係，也與 DDR3 Controller 有關。