PCB edit 中修改及添加Net的方法

qqtolm

环境：
        1、cadence 16.6 x86;
方法步骤：
        1）1.设置。setup/User preferences editor
3 P2 C0 {. K, S  Q1 K4 s( S: U        将默认的保护开关打开，如下图所示：
        
        可以通过搜索功能找到“logid_edit_enabled”
& V5 T7 U6 @' k1 R2)  运行修改网络Logic/Net Logic命令,可操作项目如下图所示
  f1 O! z: k4 R2 T9 n      
     在此窗口当中，可以发现可以对net进行产生，重命名，删除；
: r7 t' k9 d8 Z* U* ^

. k- Z1 d% I  z. u5 M; P

martin221

学习了。

FelixPan

学习了

qqtolm

chrysalis 发表于 2015-9-30 09:27
我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
添加了NC的pin和直接连到place no connec ...

不是一会事。使用NC引脚是因为原理图和PCB封装不对应：PCB中有多余的引脚后原理图中没有；
% `  J5 \7 r2 N& X* L  j/ u0 l

xxelement

学习了

carol8688

學習了

chrysalis

qqtolm 发表于 2015-9-30 08:43
. {9 o$ i9 y, G* m; l4 \NC 属性是可以自己添加的。你可以在帮助中了解一下

' `& O5 h" Y0 D) x我知道可以自己添加，但是我见到的原理图都没有添加这个属性。
/ J# B7 Z. f/ c! m+ w! ]  o添加了NC的pin和直接连到place no connect（在原理图上就是连上了一个×）有什么区别吗？

qqtolm

chrysalis 发表于 2015-9-29 10:58
8 G  T1 z. v2 h0 X7 _看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

NC 属性是可以自己添加的。你可以在帮助中了解一下

chrysalis

qqtolm 发表于 2015-9-29 10:30
& X" O/ |' O$ t. ~) |方法是原理图中选中PART,打开属性页。
, V& R) W# |8 ]! b$ S# R增加NC名称，将对应的空引脚写入即可。

, s' \8 L! j4 `0 i) e看来是原理图规范不一样，我见过的原理图的part没有NC属性，NC pin都是给了个Place no connect

qqtolm

chrysalis 发表于 2015-9-29 09:15
% h6 z0 ^7 E) U引脚不对应的话，网表怎么导入的？

方法是原理图中选中PART,打开属性页。
1 y4 r( n/ w4 d0 Q增加NC名称，将对应的空引脚写入即可。
  N: I+ w" v& ?2 H+ _

( Z$ q' c4 Q6 y我现在的问题是不知道如何将这个NC引脚接地。
& z& x: j0 u/ @- H( M( N

chrysalis

qqtolm 发表于 2015-9-29 08:32
2 x$ B5 ~5 K& U% E7 w我主要用在下面的情况：
- w% V) A$ ?8 o7 ~/ @- F 1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接 ...

  j4 b' N6 D; n% R5 c) L: }4 y引脚不对应的话，网表怎么导入的？

qqtolm

我主要用在下面的情况：
1、NC 引脚，但是在原理图中没有，但是在PCB中有。画PCB时又想把这些引脚又想接地，不知道在原理图中不修改PART的情况下，怎么修改？所以就想了这么一招；

当然建议最好不要这么做。

chrysalis

阿斯兰 发表于 2015-9-28 17:33
这样更改完后，原理图会有什么变化吗

- F/ N4 K& M, h8 c6 V对原理图没有影响，但是改变了PCB文件的网表。
* ~* l" o$ E7 i5 O2 |, Z2 l7 Z在原理图和PCB分别由不同的人设计的时候，这种做法不提倡的。
+ [. ^% ]! K1 i& @# b) T* k

阿斯兰

这样更改完后，原理图会有什么变化吗