等长差分对走线疑惑

emanule

如果有一对LVDS差分线线需要走等长，但是由于连接关系，两根线无法做到完全的等长，那么我是优先保证等长呢还是保证差分？
线长不匹配，会引起时序问题；而间距不一致，会引起差分阻抗的变化，虽然从这个点的角度来看是不符合的，但是整体看阻抗还是近似满足的，加之差分线本身的耦合就不显著。
. ~0 W3 w! j8 A一直在疑惑，希望有高人可以指点一下，谢谢！
2 q1 _: B9 }& n  l; `如图
% u/ B$ y+ l6 t( y5 L
: U! M  L2 \6 y& @% S3 }[ 本帖最后由 emanule 于 2008-9-18 13:06 编辑 ]

logo

本人认为，优先保证差分对内的信号相对等长，因为差分对信号的本质是两个等值、反相的信号，保证相对等长了就是保证了差分对内的两个信号的相位正好是１８０度．很多时候因为走线和器件pin分布等原因造成走线不能保持相对等长，因此在走线上经常会采取如楼主图示的方法，顺带说一下偶觉得楼主的图片中那个小突起高了点．另外差分的走线间距不一致，会引起差分阻抗的变化，在一定程度是可以接受的，因为差分走线也存在松、紧耦合形式，当然为了保证耦合和阻抗，差分对内的间距也不能拉开太大，一般是两倍线宽。

killerljj

个人感觉还是等长更重要吧，毕竟可以允许有+-15%的误差。

emanule

感谢楼上两位的分享，谢谢！

yadog

其实等长线之间容许的线差，可以根据信号速率来算下的

emanule

原帖由 yadog 于 2008-9-18 22:00 发表
# ~6 t9 j: s, }! s' y其实等长线之间容许的线差，可以根据信号速率来算下的

如何计算呢？
可否提供？谢谢！

armtt6

进来学习学习。

yadog

原帖由 emanule 于 2008-9-19 08:21 发表
& n, R9 o' \9 K' `
1 X1 _, G/ A! ]4 ^, Q( J如何计算呢？
: z; F  D2 c6 H1 {可否提供？谢谢！

* E4 l3 }; q9 `. I
! e; p& A( s* r5 G9 f8 Z9 W9 i5 J; S. \比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）

4 ~$ Z# ^: Z! D. z  [: H3 I对于具体行业，比如要求差分对相位差不超过[email=1%@1GHz]1%@1GHz[/email]，
( _: J# |. \6 _, W( J那么就是要求走线失配小于10ps，
再把这个时间换算成pcb走线就ok了
9 t( H3 V. L) a
& P* G+ q- ?# ~5 @当然各个不同行业的不同应用，相位差要求各不相同，需要查阅相关spec
, p. d, m. @8 m  R5 `没有统一的标准的

forevercgh

jog out

emanule

原帖由 yadog 于 2008-9-19 16:15 发表


+ X1 ?! p) j* Q1 c/ a比如 对于FR-4走线，取pcb走线延迟为150ps/inch（这里取个典型值）
! A4 a; `9 a3 L
1 Y7 T3 O! ]7 J% k对于具体行业，比如要求差分对相位差不超过1%@1GHz，
那么就是要求走线失配小于10ps，
5 K0 M! ]( y! X  L. G9 ^( K再把这个时间换算成pcb走线就ok了
0 I' H4 `6 v* M, _
# O( @4 S" B! S" v5 ?8 \6 n; E当然各个不同 ...

" e: O1 b% {" w" {! l
$ f3 w1 {* c7 e$ ^8 A7 q' {& g* i谢谢您的回答，受教了，谢谢！

tigerish

其实主要还是看时序上面会不会有大的变化！

jiepcb

我也看了很多资料,同意12#楼的说法.

xdlifu07044

学习学习

forevercgh

等长与否直接影响到了共模分量成分的大小
% ~' a8 r# y3 j; E, x间距问题引起耦合程度的变化进而影响阻抗连续性

michael_jnan

在无法满足既走等长又等距的情况下，建议优选走等长，在考虑等间距