芯片管脚增加电感

番茄不炒蛋

     
    在实际设计过程中，许多PCB设计都会在把芯片的模拟供电脚（AVDD）和数字供电脚（DVDD）用电感或者磁珠来隔开，如图1.
; g: A- n8 F5 M- d" W7 ]" K
    根据前辈的说法，这是为了防止DVDD的电源噪声影响到AVDD上。这样看起来好像也没什么问题。
    但是电源完整性设计就是要把PDN的阻抗做到尽量小，电源输入口加电感显然是不符合PI设计的。

那么问题来了，
    1、电源管脚上增加电感和磁珠是否真的能隔离噪声？
9 V  a/ W1 Y, J. Y7 e$ |    2、如果AVDD和DVDD不加电感而直接连到同一电源网路上，如图2。是不是说电源完整性做的越好，纹波越小，则DVDD在PDN上产生的噪声就会越小？
# H% Z! H% Z" F5 K0 s7 f$ k$ G
    3、看到有的书上提到，EMI的根本原因是由于dI/dt造成的。如果是这样，那就算电源完整性做的再好，第2个问题也是否定的了？

0 R, d( T! _2 V6 n请坛里的各位大神来帮小弟解答一下疑惑。

qingdalj

这是一个折中的选择，没必要纠结加磁珠与PDN阻抗，不是水与火的关系；选取合适的磁珠确实会起到隔离的效果，磁珠是带通滤波，关键看怎么用

Able

磁珠前端也加电容可以恒定?

flywinder

磁珠两端各加一个电容，可以保持阻抗恒定

cousins

番茄不炒蛋 发表于 2015-5-13 22:41
) G0 {! V- R3 m9 n# ^# D1.增加磁珠不就是相当于增加了阻抗么？PI设计不就是要尽量降低PDN的阻抗么？2.PDN的噪声是不是等同于纹波 ...

1.端口的回路阻抗以Z11为准，磁珠所接入的位置在Z21通路中，对Z11影响很小，这样你是否能理解？
& v! f+ ?( [7 ^2.Vripple=Z11*delta I  但是ripple小不代表delta I就一定小，delta I过小会影响DCDC的效率，这是一个均衡的过程，所以你要理解为PDN主要去耦合电压噪声，磁珠消耗电流噪声。
" |' k' v; ]. b) \1 o, }3 ^1 `- @

番茄不炒蛋

cousins 发表于 2015-5-13 08:14
: _* C$ ~. x4 [0 @0 [8 x, m7 t1.能，磁珠用于隔离电流噪声，特定频率消耗电流以热量形式转换掉。
  V9 P1 _4 c/ b4 k" a- ]2.那么你要保证AVDD的端口处PDN足够好 ...

& m7 h2 z* e% d2 A$ s" u3 w7 ]) w1 `1.增加磁珠不就是相当于增加了阻抗么？PI设计不就是要尽量降低PDN的阻抗么？2.PDN的噪声是不是等同于纹波？
; j2 G' n8 i# S9 x

rete0786

:)

shark4685

放心的加吧，这是2码事。

xiyuan

cousins

1.能，磁珠用于隔离电流噪声，特定频率消耗电流以热量形式转换掉。
2.那么你要保证AVDD的端口处PDN足够好，记住，是足够好。因为更容易受影响的是模拟电源。
3.理论上是如此，可是有些SSN不是光用电容能解决的，电流的噪声用磁珠的成本和效果要远远优于单纯的电容组合。

% B6 y  O7 R' k! I  I这个电感对于整个回路的电感来说是并联的，其对回路的影响不大，不影响PI设计。
/ t4 h) ^# V( l. m( v. s