基板内埋芯片、内埋RLC、cavity结构、stack芯片，这些在cadence里是怎么实现的？

paojianghu

最近学习SiP设计，用到cadence的SiP/APD软件，不知道从哪里下手。从一个qq群里下载了几个3di文件，打开看了一下很高大上啊。
群主常年不在线，也不说明是怎么做的，翻遍网络也没个更专业点的论坛，特来EDA365求高手指点。
6 M3 o* Z. ~0 N* k. M下面这几个都是怎么做出来的？


1.芯片堆叠，中间好像还带了个interposer！
# A4 q. \/ v3 ~3 [

2.cavity结构，这个在陶瓷封装上常用到。

- ^2 ]  D# b  }9 ^4 h: X% k3.基板表面是个wire bonding芯片，基板内部居然还埋了一个芯片。
; S8 |( W: U( N9 Z1 m2 D
* V  y7 ]; f6 ^( n
) p$ |. M4 [* k' q) g& n& x

denny_9

在sip软件内是有这些小窍门的，有空可以约瑟

锤子米啊

我也想知道这些时这么实现的，捣鼓了很久，对于spacer、interposer、embeded-IC、cavity-IC的还是没摸到门路

paojianghu

小蒙art黑豆 发表于 2015-4-22 11:29
  Q6 o+ T: V# i) {/ \8 ]% K4 }7 v有人要打死楼主了

好就没来了，刚上来就要打我，谁啊？
) c/ t% M9 D1 l8 D9 I

小蒙art黑豆

有人要打死楼主了

qiuzhang

楼上ID都像版主家族的人，鉴定完毕。

啤酒花

mark！

pjh02032121

楼主，你是个人才啊，这陈芝麻烂谷子的压箱货你也能翻出来，看我打不死你。

& l. Q/ x" Q, j1 ^" J+ @有空的话，再一个一个的整理出来！