找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2573|回复: 34
打印 上一主题 下一主题

DDR3仿真

[复制链接]

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
跳转到指定楼层
1#
发表于 2015-1-5 10:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
大家好,关于DDR3仿真,有些不解之处,请大家指导!
6 ]; I  n: }* N1.DDR3时序余量怎么计算?4 h2 W* [+ E! }
2.下图中tIS(base)是个基值,标准上说:实际建立时间需要加上Δt,这个计算出来的总的tIS是DDR3芯片对建立时间的需求?还是实际电路的tIS?
4 [) U) E: N' M2 R" G. ?! T, e1 E ) p9 w  E8 ]4 j, Q

& u& B8 G$ o' N" X
: U+ }* y5 W: c! u8 C& x3.tIS有两个参考,AC150和AC175,到底用哪个?4 K+ e/ @, e* [+ |  `
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏5 支持!支持! 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
推荐
发表于 2015-1-6 08:42 | 只看该作者
本帖最后由 cousins 于 2015-1-6 09:24 编辑 # D( s1 o# p8 x' s! m, A7 P

9 W" k8 h. E$ E; W1 i& }5 d1.tvb+tskew  tva-tskew   相位右偏为正,左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的时间,tva为valid after,即理想DQ有效跳变后于strobe跳变的时间。skew为单根DQ允许的相偏
, i/ h, h3 o/ ?7 r* ~) o  v/ j2.参考第一条可以知道,datasheet里为requirement。实际测的为tvb+tskew tva-tskew
$ _6 W9 P, ]$ L% L0 V3.AC175 AC150代表的是门限偏移,即AC threshold +/- 175mV或者150mV,与速率有对应关系,速率越高,AC threshold +/-越小。
3 X2 ?& H+ |4 L6 i9 E7 Q! \
' L! I/ E. ?4 l+ V" u考虑到clk jitter及DQ skew的影响,slew rate取较大值为比较严格的做法,因为slew rate越大,最低要求的建立保持时间越长。
新年伊始,稳中求胜

7

主题

38

帖子

274

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
274
推荐
发表于 2015-1-27 18:18 | 只看该作者
DDR3的时序参数是基于标准负载测试的
1 T  _, P3 ~. U# a 5 x& Z, {' {8 z1 N% M- h0 s' q5 z

$ x% r: m$ p* n1 s. k$ O实际负载不可能标准 所以波形有差别,负载过重过轻 等都会造成影响# ]1 d5 Z; `2 a- B/ j3 c# L4 s& L8 q
飞行时间偏移,包括芯片内部的逻辑偏移,buffer偏移,和PCB上走线的偏移9 |" ?; E. Q+ ?9 z! w
实际时序计算时要以接标准负载和实际负载计算飞行时间偏移2 G" o  R% s7 A& ?
DDR3的规范规定计算时序都要考虑derating3 B* u5 T9 K; o6 L2 Q4 P

% ~6 }4 {( j+ b: n% k+ B7 A

点评

谢谢,关于slew rate和建立保持时间的关系,我还是不太明白:为什么slew rate越大,需要的建立和保持都会变大?  详情 回复 发表于 2015-2-5 08:57

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
推荐
 楼主| 发表于 2015-1-6 08:37 | 只看该作者
Coziness_yang 发表于 2015-1-5 22:16) y9 L% l+ |7 u/ `/ {8 H0 I
计算Slew Rate主要是要看信号的质量,有的信号在上升沿上存在非单调,但有些信号是单调的,所以对于slew ra ...

0 Y. r- u: F+ f0 b2 X3 U5 ?& G7 s" a您好,谢谢您给我解答,那么在计算时序裕量时,需要减去建立时间,那么是不是说这时候的建立时间需要用slew rate和AC175的基值一起来确定?
  i, n0 |6 r5 s3 u0 O7 R$ {) ] 3 ^8 X+ B/ y2 w  K1 q

2 ?5 N4 S. m, Z$ j4 i , d4 n: S7 |/ s+ t, p, K( x1 Z3 n, K

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
5#
发表于 2015-1-5 15:34 | 只看该作者
看本质,看信号的上升沿,上升沿快用严格的规范。上升沿慢用稍微宽泛点的。

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
6#
 楼主| 发表于 2015-1-5 15:47 | 只看该作者
shark4685 发表于 2015-1-5 15:34
! W0 @  e5 c3 k$ Q7 R  d0 l1 D! N" ~看本质,看信号的上升沿,上升沿快用严格的规范。上升沿慢用稍微宽泛点的。
1 x; S, T- A6 n
谢谢版主,Slew rate的大小和tIS有直接关系吗?如果像下图这样,我认为不影响
* K; Q- L8 ]+ Y0 D+ ?  ]- e6 m$ x图中红线和黑线,我认为tIS都一样
9 H% K+ o5 n! y  k2 N& _! H! k& @6 O/ L5 F
# Z8 ?8 `. r, q3 M- D

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
7#
发表于 2015-1-5 16:44 | 只看该作者
slew rate越大,相当于信号上升沿约小,所以时序上余量相当于变大了,对应标准就严格。% {0 k5 A: M7 j3 T4 [0 k

& A2 h, X+ M, }0 c) R, H
- l" \) l" ?0 Q# K+ l

点评

版主,还得麻烦您下,这个问题我还是没太想明白。 slew rate越大,相当于信号上升沿越小,这好理解 但是,时序上升余量变大,这怎么理解?余量大了不是更好么,怎么会要更严格的标准? 谢谢!!!  详情 回复 发表于 2015-2-5 09:31

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
8#
 楼主| 发表于 2015-1-5 17:27 | 只看该作者
shark4685 发表于 2015-1-5 16:44- z; [' e/ K6 H; `( `, N6 c
slew rate越大,相当于信号上升沿约小,所以时序上余量相当于变大了,对应标准就严格。

7 D7 q* N3 B8 O- Q在计算时序余量时,如何使用这个slew rate?
2 t4 H9 V  O- ~4 e- |% _* Z" P( N

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
9#
发表于 2015-1-5 22:16 | 只看该作者
计算Slew Rate主要是要看信号的质量,有的信号在上升沿上存在非单调,但有些信号是单调的,所以对于slew rate我们需要采用不同的计算方法。而对于时序裕量,我们需要看slew rate,因为slew rate的不一样,时间裕量的计算肯定也不一样。

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
10#
发表于 2015-1-5 22:18 | 只看该作者
1. 总的tIS是DDR3芯片对建立时间的需求?- V7 @. a7 {: `+ Z! n" j8 b
   是的,在 DDR3 pin 上所量到的 Setup time,要大于这个值 (tIS total),多出来的就是你的余量。
$ P. [# x2 l7 p% v7 E! z& x9 V) r9 z9 F+ F% R
2. tIS有两个参考,AC150和AC175,到底用哪个?" ]1 ?0 ~; w' C6 G+ o
    都可以,但是选用 AC150 的余量会多一点,原因有历史因素,非三言两语可喻。4 {# Q6 ^2 p3 B) k) i! c4 u

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
11#
发表于 2015-1-6 08:35 | 只看该作者
想听听历时原因

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
12#
 楼主| 发表于 2015-1-6 08:40 | 只看该作者
Head4psi 发表于 2015-1-5 22:182 A& |) s1 Y1 S7 g" P9 S& R
1. 总的tIS是DDR3芯片对建立时间的需求?
" {5 Z6 k9 h! S* t9 s+ S( v   是的,在 DDR3 pin 上所量到的 Setup time,要大于这个值 (tI ...

. g! g2 G' T3 x2 }" m* j多谢您,那就是说要下面的数据算出DDR3对建立时间的实际需求,然后在实际的仿真波形上测量建立时间,和这个需求值比较,对吗?
+ I: \/ N& d* S( K) T 3 V, k/ I8 ?! W% R
0 C6 Z( q- H/ _! W9 n

2 W) k# p5 h/ T9 H  B0 P

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
13#
 楼主| 发表于 2015-1-6 09:06 | 只看该作者
cousins 发表于 2015-1-6 08:42
# o; J) z1 K* y) ]" P, O3 S1.tvb+tskew  tva-tskew   相位右偏为正,左偏为负  tvb为valid before 即理想DQ有效跳变前于strobe跳变的 ...
) p1 C  e& y6 h; Q; y7 j
时序余量是否可以直接从波形读取?  D* D3 h6 h2 z5 o1 o

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
14#
发表于 2015-1-6 09:17 | 只看该作者
snsArvin 发表于 2015-1-6 09:06  E3 B: i' N; K" ~  @
时序余量是否可以直接从波形读取?
: n2 e  ^9 X: O4 W& U0 _, O4 L# k, N
不能,要抓取cursor后再做计算$ e) o5 x! M) b5 |( o! o" T
* {: y% L- K9 q
新年伊始,稳中求胜

42

主题

174

帖子

1242

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1242
15#
 楼主| 发表于 2015-1-6 09:29 | 只看该作者
cousins 发表于 2015-1-6 09:17' X4 E. {$ W) d3 G& D
不能,要抓取cursor后再做计算

  U( v- V  @7 B版主,您前面讲的余量计算:tvb+tskew ,tva-tskew,为什么没有减去建立时间? 4 h. O. O' n) _/ ]5 E3 c( }/ D

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
16#
发表于 2015-1-6 11:14 | 只看该作者
因为tvb+tskew就是实际的建立时间,减去datasheet中的requirement就是裕量
* S3 m% O6 H3 H- a+ Y8 e- k& stva-tskew是实际的保持时间,减去datasheet中的requirement就是裕量
& D4 ?, Q# i. J) h6 y8 ^* M9 _
新年伊始,稳中求胜
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-1-31 12:43 , Processed in 0.072169 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表