orCAD to Allegro有关Footprint的一点疑问

lxwuming

小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402
创建好网络表
  ]5 @- {! O1 V. f2 }' R0 H% f% v 然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面
+ F9 |' b6 M: I0 f/ N3 ]
在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.
) u% k3 ?0 [2 p+ |请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?

s07110016

我要学学啊

luhuamin200

电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错！！！！

zshxie

零件的封装可以这样看：
在design entry CIS 中点取 *.dsn,
                                tool-exprot properties
然后在生成的*.exp（位于outputs） 文件里查看哪个元件没有封装。

yzl624358

学习了，谢谢！

lxwuming

Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008
  R& }$ r( D1 G/ B5 o(C) Copyright 2002 Cadence Design Systems, Inc.
7 ~. Z/ O/ D1 n; _------ Directives ------
& z$ N0 l6 m2 f8 F! ]RIPUP_ETCH FALSE;
, D- u9 w# Q6 V, y/ ]RIPUP_SYMBOLS ALWAYS;
& j8 S& z2 {( h: l( e3 HMISSING SYMBOL AS ERROR FALSE;
5 \- i+ L: N8 X  z* o. GSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';
BOARD_DIRECTORY '';
# g  {: n5 s3 `2 ^OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp
0 F% R, }5 t0 O------ Preparing to read pst files ------
3 n" ?( }$ |* |; H8 p
$ O) d2 ]2 g8 e7 `( J#1   ERROR(24) File not found
     Packager files not found
* r9 K1 G0 E; T#2   ERROR(102) Run stopped because errors were detected
! x" b2 a0 ~* w. {netrev run on Sep 8 14:06:39 2008
# [' b  N: r. K) H' M% z) q5 h   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
' ^2 Q8 H9 f4 x5 P. o: L   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
0 P6 c) ~% Y1 O- ]% {  z   MAX_ERRORS 500
; z. {6 T5 X3 ]& w   MERGE_MINIMUM 5
) X4 _$ c/ p  O  ]+ n   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
+ m4 q( _' ^5 M, V   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
) ?; w  ~& b  {% i' j. G( |   SPLIT_MINIMUM 0
2 |  L* i9 V6 b1 }) w6 j   SUPPRESS   20
   WARNINGS ON
: H' h" {. M3 F3 S+ R  2 errors detected
No oversight detected
No warning detected
. q  Y( g0 {1 D7 }cpu time      0:00:03
elapsed time  0:00:00
5 s: U: g% V6 `* N! f' C4 M
- W6 W1 {7 v5 H# h9 o) V# l+ M( `导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
                                 第二个错误又是什么呢?
' {+ P( A( B8 t* r5 k4 z4 c还有netlist.txt又在什么路径下面?

LHDDSHL

https://www.eda365.com/thread-10236-1-1.html

lxwuming

numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?
刚接触,不是很清楚.用Project Manager吗?

numbdemon

原帖由 lxwuming 于 2008-9-5 17:29 发表
用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

关键点：
1.正确导出网表
* M4 Y* ]* @& y% n2.Allegro要设置正确psm和pad的路径，要包含你的封装和pad
0 u) X- o8 d1 u. Q6 v$ a
对照上面，那个存在问题？

lxwuming

用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

numbdemon

oRcad layout?
还是allegro?