|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
物理层接口芯片CS8952布线准则8 ^8 F* i+ U: X% Z& E6 C6 Z" _
CS8952使用CMOS技术。提供一个高性能的100Base-X/10Base-T物理层(PHY)线路接口。它使自适应均衡器达到最优化的抗扰性和抗近端串扰(NEXT)性。可将接收器的应用扩展至超过160米的电缆，它结合了一个标准介质无关端口(MII)，可简便地连接微处理器EP9315的介质访问控制器(MAC)。: H' m0 P5 X( u* h% Y+ C9 q- O0 z
以下一些PCB布线规则，将使得CS8952工作更加稳定并得到良好的EMC性能：
7 c5 E8 K+ X6 H7 l! a& G使用多层电路板，至少有一个电源层，一个地层，叠层设置为：top，gnd，VCC，bottom。使用底层pcb走信号线只作为第二选择。把所有的元件都放在顶层。然而，旁路电容优选越靠近芯片越好，最好放置在CS8952下方的底层pcb上。RJ45终端元件和光纤元件可以选择放在底层。 + ~- `7 `% Z4 z: i/ o
4.99k的参考电阻应该越靠近RES管脚越好，把电阻另外一端使用一个过孔接到地平面。邻近的vss(85和87脚)接在电阻接地端，形成一个屏蔽。
4 z/ j6 U: ^; l对关键信号Tx+/-，RX+/-，RX_NRz+/-控制阻抗，作为微带传输线(差分对100欧，单线60欧)，MII信号作为68欧微带传输线。
) D l# s$ R/ s0 c* ~, Z2 A% |4 R5 h( X差分传输线布线应靠近(线宽间距6-8mil)，与其他走线、元件保证2个线宽的距离。TX和RX差分对布线远离彼此。必要时使用pcb的相对面。
/ f1 v0 _* W9 {8 N9 @; h! E7 x 网络部分关键信号差分走线和阻抗控制的设置% z* `7 s, g5 o& U7 o+ t
网络部分差分线及其阻抗控制以信号Tx+/-为例。步骤如下：
% v- F, @5 h8 h# D' o) L4 Y" i9 l8 t 1.在Allegro的assign diff pair菜单中选择建立差分对的信号Tx+/-，命名为TX_Pair。
1 a% |* ]9 ?1 K, B+ \/ B 2.按照对信号TX+/-阻抗控制要求计算差分对线宽、线距，如图4所示，选择走线层面top层，填入差分对阻抗100欧，单线阻抗60欧，得到线宽10.1mil，主要线间距8.1mil。# A1 y! V. W$ Q# y5 ^) Y
3.定义差分对TX_PAIR电气约束条件：
4 B& ?. ]; S1 \ 主要线宽，线间距：10mil/8mil；$ J9 ?4 n0 X- x
次要线宽/线间距：10mil/8mi；5 U" [$ z2 L7 I ^( H$ q
线最小间距：6mil；
8 A3 U2 z. r+ F% m1 `, E1 X; Y 两条线无法走到一起时允许的线长：100mil；9 I1 C7 k% C) V, X
两条线可允许的误差值：25mil。
q; V; {' F" u; m R, H 4.分配差分对TX_PAIR到电气约束集，打开差分对DRC模式。 |
|
/1 
发表于 2009-7-17 01:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
