关于DDR匹配电阻问题请教！

cary_wang · 发表于 2014-12-30 10:08

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

想问一下各位大大，DDR在添加匹配电阻的时候，匹配方式为末端匹配，是不是只需要对AD/CS/CLK做做匹配就OK了，然后DQ/DQS/DQM不用添加匹配电阻。

part99 · 发表于 2014-12-31 00:38

如果是DDR1，什么线都要匹配电阻；
如果是DDR2/3，可以在软件上设置ODT（on die termination）；
命令地址时钟线，如果内存是2片以下，可以不加，如果是4片以上，则需要加匹配电阻上拉到VTT。时钟线一般串两个电阻靠近源端。数据线，如果加10-22欧姆的串联匹配电阻，会有效降低EMI辐射，但会引起布线的麻烦。如果内存可以离CPU很近，可以不加。

wq_463 · 发表于 2014-12-30 21:26

数据线，地址线，时钟线终端加匹配电阻

阿斯兰 · 发表于 2015-1-4 09:11

可以根据LAYOUT手册上的建议来进行匹配，这样做质量是有保证的

cary_wang · 发表于 2015-1-12 09:35

part99 发表于 2014-12-31 00:382 q4 t9 w" k1 i5 A* F, M
如果是DDR1，什么线都要匹配电阻；9 Q" O0 F7 T5 e c) z
如果是DDR2/3，可以在软件上设置ODT（on die termination）；: }) f; r5 @, E% w
命令地 ...

谢谢，已采纳此建议，十分感谢

		自动登录	找回密码
密码			注册

关于DDR匹配电阻问题请教！

EDA365欢迎您！

推荐内容 /1