关于DDR匹配电阻问题请教！

cary_wang

想问一下各位大大，DDR在添加匹配电阻的时候，匹配方式为末端匹配，是不是只需要对AD/CS/CLK做做匹配就OK了，然后DQ/DQS/DQM不用添加匹配电阻。

part99

如果是DDR1，什么线都要匹配电阻；
2 n+ y7 C4 \& v; [- l& [' }如果是DDR2/3，可以在软件上设置ODT（on die termination）；
命令地址时钟线，如果内存是2片以下，可以不加，如果是4片以上，则需要加匹配电阻上拉到VTT。时钟线一般串两个电阻靠近源端。数据线，如果加10-22欧姆的串联匹配电阻，会有效降低EMI辐射，但会引起布线的麻烦。如果内存可以离CPU很近，可以不加。
" a% e6 R$ s" N2 j4 N, ^

wq_463

数据线，地址线，时钟线终端加匹配电阻

阿斯兰

可以根据LAYOUT手册上的建议来进行匹配，这样做质量是有保证的

cary_wang

part99 发表于 2014-12-31 00:38
6 P( u3 t6 o2 h1 Y如果是DDR1，什么线都要匹配电阻；
如果是DDR2/3，可以在软件上设置ODT（on die termination）；
+ d6 c/ _8 ]- K5 Z' x/ I/ R$ R" d1 n命令地 ...

6 v; Y' x( v! A  I谢谢，已采纳此建议，十分感谢