EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑 * S1 E; O. c+ D& k
4 {; n: x6 H7 C; y6 B# j! P9 hPowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。
# I, x5 b, |1 d8 N1 V2 k+ ]
Allegro数据库相关更改 9 e+ F5 Q$ D4 }: L! c
多区域层叠支持 在Stack Up 窗口，支持多区域功能。 多区域信息显示在区域管理器中。
9 Q }( n! N/ K. A3 l& T, [, d
刚柔结合设计的3D热预览改进 在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。
) _1 N5 }6 A9 R$ x, b' [% v
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。 $ |" P9 Z7 Q- e b" I0 w
网状铜皮支持 在PowerDC中，网状铜皮被网格剖分。
- `! q# Q& {7 \) Y
可用性改进 % y: b8 j h3 m4 j0 e0 R6 B2 p
多板连接器引脚电阻支持 在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。
9 k2 o b% \/ v7 n! |
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。 , } N: C' O B6 s
将多板VRM感应引脚定义为差分对
7 g5 `6 h$ u( x9 j1 H
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。 2. 右键单击并选择结束测量压降以退出该命令。 , d y! e5 ]- t5 i
选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 2 S( I7 K4 _( g# u1 k3 s9 T
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项，将PowerTree拓扑添加到签收报告中。
2 h) X: z }0 l" k! n) z( ?
导出调试信息的选项 增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。 # ^+ M% I5 ? d: h
AMM/PowerTree的相关改进 9 I3 D$ G5 k$ C1 A
支持热模型的AMM模型分配 在分析模型管理器(AMM) 中，您现在可以指定热模型数据。 在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。 ; j$ k, Q3 L: t1 R# N/ W; w- S$ l
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。
; n3 d9 {3 O& c& v3 _
其它改进 & b% U* l% d- }4 `5 T# X
PowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。 ) o6 c, u5 X& F. U6 O: z
这些备注是layout工程师修改layout的指导原则。
. K5 {) g" a1 H% m
热精度改进 当空气流量为0时，系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。
4 Y2 c6 V8 l* }& G, E& s2 H$ q 默认情况下，如果选中此选项，则计算传热系数的三次迭代。
& c- y* U, [) v7 [8 p
更多TCL支持 加载PowerTree . k' t# B: ~; Q" }7 ~) K0 G+ a# T& Q
应用PowerTree / M9 ~) U- n W" \
sigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied.
9 y9 F: B8 J* v- m, d m( @3 O" i
更改所有层/过孔的材料 ; z: z) o' A* y# `; f
sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!}
* J9 {" B6 B) x5 f
* _5 K/ O' ^6 k1 k s, h# _5 B% r
4 i+ n% h5 T: f
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
3 r. Y" `5 }/ J. k; D! x
) i P! N. T0 z: s4 G" n" y8 X
7 \* l5 R3 e, Q* K; T) J | 
/1 
发表于 2018-6-14 23:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！