EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-6-14 23:49 编辑 ( h7 W9 a7 I4 s$ c R- D. W0 L
3 v f J0 b9 @PowerDC 本节介绍Cadence® Sigrity™ 2017 PowerDC™ QIR2 版本中的新增功能。
! E2 U/ ]3 i! d+ I5 `7 F2 V
Allegro数据库相关更改 " Q7 T/ Y. j6 H3 ?" q9 ]9 `' A
多区域层叠支持 在Stack Up 窗口，支持多区域功能。 多区域信息显示在区域管理器中。
; a1 j: t* ]! D: P6 y F; g+ ?
刚柔结合设计的3D热预览改进 在仿真之前，单击工作流程窗格中的“预览热3D模型”以查看3D热模型。
' E5 a f# v1 \" B# ]6 L
弧形走线支持 走线弧和铜皮边界弧被离散化为小段走线。 $ @9 l" @2 r ^' {
网状铜皮支持 在PowerDC中，网状铜皮被网格剖分。
! K- b, k6 O; L; y: j$ f2 Z$ w" Q* T/ P% ]
可用性改进 . b+ @1 U2 u$ J3 _* z
多板连接器引脚电阻支持 在“设置引脚电阻”窗口中，每个引脚可以用特定的电阻来定义。 您可以保存并加载.csv格式的引脚电阻文件。 引脚电阻文件的格式如下图所示。 ; C4 K5 Q% i, j
连接器引脚电流/电压显示 多板/封装压降分析和多板/封装电热协同仿真工作流程中添加了新的View Connector Pins Results选项。 仿真结束后，点击此按钮，查看连接器的引脚电压、压降、功耗和引脚电流。 连接器信息文件被命名为ConnectorPins_SimulationResults.xml，保存在结果文件夹中。 5 l6 ?6 l4 D ]
将多板VRM感应引脚定义为差分对
0 N7 h$ Q. W) E0 H! W! ]9 a
测量两点之间电压的功能 1. 要测量电压分布图中两个点之间的电压，请右键单击并从快捷菜单中选择测量压降或测量压降（参考点）。 2. 右键单击并选择结束测量压降以退出该命令。
( D; J7 T( O2 C) {+ J4 U选择扫描迭代功能 1. 单击扫描管理器中的“选择扫描集”按钮。 所有迭代都列在“选择扫描集”窗口中。 2. 一些或所有的迭代进行扫描仿真。 ( m$ a7 U$ |0 c: j! O
将PowerTree拓扑添加到PDC签收报告的选项 1. PowerTree安装完成后，单击工作流程窗格中的“应用PowerTree”。PowerTree选项在“报告选项”窗口可见。 2. 选中此选项，将PowerTree拓扑添加到签收报告中。 : {7 u: T' R+ Q6 @1 n+ M: K
导出调试信息的选项 增加了导出调试信息的选项，用于在无法取得项目文件情况下检查问题。 1. 设置环境变量POWERDC_DEBUG=1。 2. 在仿真结果文件夹下找到文本文件Worksapcename_PowerDC.debug。 . Q7 F8 o8 ]. }. Z+ p: y
AMM/PowerTree的相关改进
8 O, z; W6 w$ o4 b0 P' h支持热模型的AMM模型分配 在分析模型管理器(AMM) 中，您现在可以指定热模型数据。 在AMM模型分配之后，模型数据被传递给PowerDC以创建工作空间。 3 b+ D3 K$ F+ N0 }" O
支持采用没有地网络的PowerTree 对于没有地网络的PowerTree拓扑，当您在工作流程面板中单击“应用PowerTree”时，PowerDC可以创建一个没有地网络的工程文件。 - O& A' A% l. z
其它改进 + G) y. I% R1 @- E/ S
PowerDC中的标记层支持 您现在可以根据分布图附加评论或备注。 7 |8 c" z3 G, g+ `( v! t( D
这些备注是layout工程师修改layout的指导原则。 0 w- N( l( O9 k3 ^ X
热精度改进 当空气流量为0时，系统使用自然对流。 →选中“使用增强传热系数模型”选项来提高精度。
, S6 |/ p6 ]# F8 l" x 默认情况下，如果选中此选项，则计算传热系数的三次迭代。 # V `1 ?) D' [ `% A$ @0 O8 N
更多TCL支持 加载PowerTree
+ `7 g* M2 x* y; b2 a4 H2 O应用PowerTree
! b! S# e: R9 a3 r7 N+ C1 t+ M& C3 K2 Tsigrity::apply powerTree -net {power netgroup,pairing p/g net} -net : if no netpair is specified, all power net groups will be applied.
8 v, U: n5 w" S" |+ J# y+ q
更改所有层/过孔的材料 4 b8 p- T4 I( B, o1 M' I
sigrity:: update layer model_name {FR4} {allDielectric layers} {!} sigrity:: update layer model_name {copper} {allconductor layers} {!} sigrity:: update layer dielectric_name {FR4}{all conductor layers} {!} sigrity::update PadStack -all -conductivity{5.85219e+07} -MetalName {copper} {!}
) B8 Z- t; }# y4 x* g
, R4 l! y! p% L2 m9 P" @) [" [
6 w( Z& Q. T: w1 a7 Z
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
: t# l; z4 p. ?8 l$ p2 f+ P
( e" B: Q4 x* C- q
7 N+ I# F: M: {: O" d! s: U | 
/1 
发表于 2018-6-14 23:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！