EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-4-9 10:10 编辑 8 m x4 J* C6 ]. D$ S+ c
& @. l$ D3 Z* D+ o: L; Q- ?▍本文描述了Cadence Sigrity™产品QIR2 的新增功能。
5 p5 n' e3 i8 O& J* E& J- X5 r% W% ^% C& l: h
2 E( i" D) c3 c" ~4 j+ o: P
Common Features 本节介绍QIR 2中多个Cadence Sigrity™ 2017工具共同的新增功能。 " S, x0 q! O* i* Q3 {- j
分析模型管理器
2 F, |5 o, D; m( H# AAMM中列可见性的设置 Options对话框中提供了新的设置，使您可以隐藏选定的列。蓝色表示的单元格不能被隐藏。
( q+ o7 k9 R9 K( p
3 W2 R" ?8 y% O
新的Tcl命令
! q1 ^) W4 D, h0 @ J& C' q7 A# ` 添加了用于搜索、删除库、查询和模型分配的新Tcl命令。
" S4 q: s# Z O" S* P, v/ v: F9 E转换器增强 本节介绍如下转换器增强功能。 ! P& \ G G% D, S0 D
通用材料文件 Sigrity 2017QIR 2和Allegro 17.2 QIR 5版本现在完全支持新的基于XML的material.cmx文件格式。为设计定义和分析，使用通用文件可保持更高的一致性，并确保更新的材料属性应用于整个组织架构中。 对传统文件格式的支持仍然可用。然而，如果Allegro数据库以新格式保存，则Sigrity应用程序将支持在打开Allegro数据库时找到材料定义。 material.cmx文件可以在Sigrity安装目录中找到 (<install_dir>\share\library\material). # C1 S' r8 G9 y0 t8 ^( k
新支持的格式 Zuken CR8000 (*.sdf, *.stf) 和IPC2581 (*.xml) 文件格式现在可以在Sigrity应用程序中转换和打开。
0 C' G; s. n8 v. xPowerTree PowerTree在该版本中进行了以下更新。7 ]* Y5 c; [* b1 J1 X
7 P0 @0 O/ u; F. b# `基于工作流程的PowerTree增强功能 从这个版本开始，开发了一个新的工作流程，提取和分析，用户可以更方便地使用PowerTree。AC和DC模式均可支持。' v9 v+ _9 z5 L$ H( _8 U2 S. h. v
$ q" I" r$ p: {6 k0 `, {) ^& t
) d* H2 {$ `7 b) U: N 从Sigrity工具生成PowerTree PowerTree现在支持直接解析spd设计，基于SPD数据，获取连接的拓扑。此功能已集成到PowerDC和OptimizePI中。工作流程中已新增步骤Extract PowerTree In Design来实现此功能。7 o. R3 @6 b0 {8 o$ }" o: y
注意：只可从SPD中提取元器件的连接关系，所有属性需要在PowerTree中手动添加
$ {+ V9 a( F$ N6 l3 f! U支持器件级别连通器件和VRM/Sink属性
" N# y4 a) ]% _! e* \" {4 w
在该版本中，可以使用元器件和VRM / Sink属性在器件级别设置模型。
! S. J& ]9 X3 t' {. M/ b! b
! c8 w( v: g$ J+ y# a0 e
有相同模型的不同器件可能有：
. T2 `# V/ y! q9 I0 }: u 不同连通信息 不同属性（如VRM电压、sink电流）
. M+ l, y2 u8 r" K L, x" K2 J. F6 A+ R; {
: [ x# O( m4 [ \
PowerTree的导入/导出设置和选项
' W1 k1 \) W! V8 Q/ I 该版本中，PowerTree中新增了以下新选项：' Y" F- L6 _6 q3 }% k$ X8 L ~
- 起始器件的导入和导出选项（.csv文件）& @4 D o+ z% T9 x
, ` |) @) g6 h, s' [' \1 \在PowerTree中运行预布局AC仿真 在该版本中，您可以直接在PowerTree中运行AC仿真。0 \0 t7 o$ |4 ?* g
! Q. }2 L) b& @- ~, [( R$ {' d. t. M3 ]5 J
3 z' X" x3 |: T- u* g, P/ o
注意：运行仿真需要OptimizePI的license。
6 x6 D4 t0 \+ Y* T3 {3 {1 }5 GPowerTree / DEHDL交叉检测支持 从这个版本开始，在PowerTree中选择一个实例会自动高亮并放大显示DEHDL中相应的实例。这个功能在DEHDL中也是一样的。
! e3 z( f: S8 e
7 E F/ b- H3 L8 N- _$ C& w- k: `0 G6 i) ~
PowerTree的TCL支持
, `) ?+ t! f w8 u3 z* [; [' F* S' ] 在这个版本中，PowerTree实现了一些新的TCL命令，这些命令有助于自动化以及与其它工具的集成。有关TCL命令的更多信息，请参阅“TCL脚本参考”。! I7 A. D1 x* `, {3 [
) A3 u* `4 R. `) I7 Q: Y
生成HTML报告5 o3 g4 \, W5 P3 {+ g6 ~9 k5 ^4 p
从这个版本开始，仿真之后可以在PowerTree中生成DC和AC的HTML报告。4 y* t1 P5 u2 K- g. A
) m1 ] I/ D4 C& a
8 X8 v1 r- i/ v, Q
- B+ m. \; {, i1 ?8 a. r! ]
0 ?. r% ]% s; K3 J/ ]( o
其它的可用性改进
; ]0 H. {2 ]% j( ?9 R+ t 在该版本中，在PowerTree中添加了以下与可用性有关的改进功能：# ~$ k7 S4 o* Z3 ]
折叠分支的符号更大 y9 S# m# L d; `; }; _& l
8 J4 H. _+ i- [8 b" W$ o
) W* r( I5 R. U+ G5 T2 H
- ^6 E6 O5 @+ v0 C [9 y
新的缩放区域图标 2 T- U1 t! D# m' Q
. r$ |6 X# t' o+ d- d- s4 j
2 T9 h# Q4 j( N4 F0 [4 y8 P 对去耦电容块的数据提示改进 / N- z' V' j* k" k# O
( O6 F" X: B/ x5 f
" ]- b9 o, Y+ N- y5 G- w( m) M 走线检查改进 ERC - Trace Impedance/Coupling/Reference Check workflow可用于SPEED2000™,PowerSI, Allegro Sigrity™ SI, OrCAD Sigrity ERC。 本节介绍以下走线检查改进功能。 ) F6 N/ Z9 B* }0 c8 l
Trace Scaling 支持 Set up ERC Sim Options窗口中添加了Trace Scaling按钮。
0 M; x& x8 P: G& ?
% R7 c- A3 a$ C/ E0 V* C/ ?对于trace scaling文件的格式，在“导入文件”窗口的Notes部分单击相应的超链接。信息会显示在Trace Scaling Format窗口中。
% E0 S. l9 e! p' j6 _" z. ]
3 A; G% S9 f1 J 随着走线宽度的变化，layout中会显示阻抗变化。 7 K4 c6 f5 B7 S5 O( n5 ]
基于网络的XTalk 现在可以通过在SRC SI Metrics Check中直接调用Level-2仿真来计算和报告基于网络的串扰。8 B( K. c: Q1 J$ g
& N8 I% I9 S4 y# C. l
0 P- N/ H1 k* I1 w: y# H# _9 O( G" R8 L) b) U. p
2 N+ l6 d9 K% e3 j8 Z u# k欢迎您的评论！
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。9 y+ K: [6 T7 z5 t. J9 ]: I
; J, o: f1 l( S. }8 f# ?9 j | 
/1 
发表于 2018-4-9 10:03
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
