EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑
/ R% C3 L6 C; ^9 j. d1 H
% n( f$ r0 x+ y4 |$ u- a: |! S随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。
: `5 N4 {' l! C0 M7 o) s
步骤一：根据需求创建Via structure 4 w( s& K4 J3 A
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。 6 M( E% [- ~' C C' q, b8 }
( G- c1 j/ w3 G; z9 @
' F# k) a% ^1 c! L, j7 j8 q3 {5 H; Z
" }+ S w9 V* d& ?8 i1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。
7 m4 z7 E4 E* ^' I. s; x; K$ l2 c$ u# I& j# W
1 v5 o$ x4 }2 h& k( m. S% @
2. 高速布线层切换的Via structure样例。) }- Q" m- i5 E2 Z
2 @4 R* f' J A3 T, _: r
2 y7 _& ^/ d6 F2 U
3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。 3 a1 x2 V9 s$ l" Y" X) e W
7 F2 K/ u7 B0 x5 I( Y
; ~8 I9 {/ _( T 步骤二：在设计中调用Via structure
" ^, c+ {& m ?3 Z1 tVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
! ], N- @# D& R
) c1 \( q& ?; A( F2 Z5 K5 o - s' F3 B: ?+ d
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。 3 C( L- G2 }/ b' g( x* S
, I" }; O2 j0 g! j* s; p
2 D O! o! G/ L
" A; w& }2 w6 E
* ~- F0 W8 z, s; k, P
欢迎您的评论！
- Z) X& u& Q, }7 Y
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 9 P P$ b5 T) Z; [' ?2 P
' C' _( o5 d0 b1 l n; j7 H
8 J6 H3 U7 L4 ~6 ?" Z, q8 t | 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
