2017年7月23日公益PCB评审报告节选

EDA365QA · 发表于 2017-7-24 08:37

您需要登录才可以下载或查看，没有帐号？注册

x

1. 跨分割，如ART04与ART07互换就可以避免跨分割.

eda1057933793 · 发表于 2017-9-6 15:05

EDA365QA 发表于 2017-7-24 08:41
7 A5 z; e/ b3 A: F5. 时钟与DQS差太大了.

看图片，地址、控制、时钟线走的是T型拓扑，而数据线走的是点对点的，那么时钟和每组数据线的dqs该怎样控制，datasheet里应该有写等长控制要求，这种的应该是到每片颗粒的时钟线长度比到该颗粒的dqs长一定的数值是吧。

eda1057933793 · 发表于 2017-9-6 11:46

EDA365QA 发表于 2017-7-24 08:41$ b' f* D2 S. W
4. DDR下拉都应在末端.

是指的vtt的电阻吧，这个端接电阻放在哪里应该看走的拓扑吧，如果是fly_by，就需要放在末端颗粒，现在看这个图走的是T型拓扑，是不是放在中间的T点位置？

pcb · 发表于 2017-7-24 14:49

wshna0221 发表于 2017-7-24 14:41
; w7 X. _5 I. {- G哦，那遭了，刚做了一块板子，差了1000mil左右。DDR3两颗芯片

DDR3没有这个要求

EDA365QA · 发表于 2017-7-24 08:38

2. 铺地铜没有打孔无意义.

EDA365QA · 发表于 2017-7-24 08:40

3. 电源连接需补强.

EDA365QA · 发表于 2017-7-24 08:41

4. DDR下拉都应在末端.

EDA365QA · 发表于 2017-7-24 08:41

5. 时钟与DQS差太大了.

EDA365QA · 发表于 2017-7-24 08:42

6. 跨分割还可以优化.

EDA365QA · 发表于 2017-7-24 08:43

7. 5V需要补强.

EDA365QA · 发表于 2017-7-24 08:43

8. 相邻层有重叠走线.

EDA365QA · 发表于 2017-7-24 08:44

9. 板框有移动了.

EDA365QA · 发表于 2017-7-24 08:45

10. 左右两边有跨分割.

qilinwang66 · 发表于 2017-7-24 09:02

wshna0221 · 发表于 2017-7-24 09:50

EDA365QA 发表于 2017-7-24 08:41' J4 R5 A( v* q7 s
5. 时钟与DQS差太大了.

差多少合适呢?

pcb · 发表于 2017-7-24 14:11

wshna0221 发表于 2017-7-24 09:50
7 X- c' q7 P+ f5 F! c差多少合适呢?

最好不要大于500MIL.

wshna0221 · 发表于 2017-7-24 14:41

pcb 发表于 2017-7-24 14:11
% e6 Y# n. X$ D/ o$ \4 W最好不要大于500MIL.

哦，那遭了，刚做了一块板子，差了1000mil左右。DDR3两颗芯片

		自动登录	找回密码
密码			注册

推荐内容 /1