EDA365QA 发表于 2017-7-24 08:41, P$ D" s7 O+ W. K" e- k 看图片,地址、控制、时钟线走的是T型拓扑,而数据线走的是点对点的,那么时钟和每组数据线的dqs该怎样控制,datasheet里应该有写等长控制要求,这种的应该是到每片颗粒的时钟线长度比到该颗粒的dqs长一定的数值是吧。" ?& l7 }+ k3 @$ O g) Y: A |
EDA365QA 发表于 2017-7-24 08:41* j+ H* h, x- }6 o! J+ } 是指的vtt的电阻吧,这个端接电阻放在哪里应该看走的拓扑吧,如果是fly_by,就需要放在末端颗粒,现在看这个图走的是T型拓扑,是不是放在中间的T点位置? |
wshna0221 发表于 2017-7-24 14:410 T/ _+ R0 t( {, M1 Y$ i5 p. W& U, t DDR3没有这个要求 |
pcb 发表于 2017-7-24 14:495 b+ y2 t3 {: Q3 u( E) ^6 A 对,我也看到DDR3没要求DQS和clk有相关联的 |
wshna0221 发表于 2017-7-24 09:50: Q! `4 k u3 [1 Y, u l* Z 最好不要大于500MIL. |
EDA365QA 发表于 2017-7-24 08:41 差多少合适呢? " a" O( j+ B8 A% e( z2 G |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-27 17:06 , Processed in 0.090346 second(s), 46 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050