|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
简单列一下SystemVerilog 2012版的新特点* `- _* [6 K0 e' V | s: C
IEEE 1800-2012 additional reserved keywords:- g9 k4 P$ `1 H0 B2 {
implements (又加入了一个java属性，支持interface class多继承。说SV是Verilog+C++的都是没学过java的，SV分明就是Verilog+Java，参见为Java在SystemVerilog中的原配地位正身)
, v: Z7 c0 a; I2 @3 @2 C9 `interconnect (这是一个挺有趣的东西，实用性有待考证)- z, N8 T2 D: o9 _. |* A
nettype (相当强悍！)
& k, i0 B2 K- N! X$ D ssoft (终于有soft了啊！！！学过e的同学仰天长叹的有木有)
' I9 y8 O+ _; f. L. F0 @3 V( Q" o- h L& h2 c
$ q# M# n) F5 P- v/ ?) E6 i* Y最新的SystemVerilog语法参考手册% M* i1 O1 ~; ^1 _0 m+ ^
* B% {/ P/ f& ~5 i% R! ]+ @
|
|
/1 
发表于 2016-5-9 11:52
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
