线间距对信号影响大还是阻抗匹配影响大

第五江涛 · 发表于 2017-11-10 19:26

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

如题，比如DDR4差分走线周围空间不足，差分对线宽线间距20/47um，差分对与周围信号的间距25um，应该优先保证差分对的目标阻抗，还是优先保证差分对于周围信号线的间距，牺牲掉差分对组内的线间距，哪个影响大？

GHOST · 发表于 2017-12-25 11:02

个人觉得楼主的现在的情况是特定的环境下，布线空间是有限的，但是又不得不布线。不是说哪个哪个重不重要的问题。
就类似我们有视乎碰到的PCB LAYOUT根本做不到常规做法的，如果和客户区沟通，有些会适当放宽，有些硬件直接扔一个规范文档过来，问题是这些文档要求难道我们没有嘛?? 现在需要的是一个能解决当前困境的方案，不是说说拉开间距，都重要就好了，要是能拉开间距，有空间布线，这个问题还存在吗？晕

正如9楼上所说的，阻抗可以适当放宽，跑不了太高的可以降频来，还可以有测试的可能，而窜扰太严重的话，线做出来是不能动的，调都难调，估计直接GAME OVEER都有可能，相对比来说，窜扰才是主要矛盾，适当折中一下最好。做出来的如果保证不了100%OK的，先保证是能调试用的，发现问题可以在下一版改版（也许会问，为什么这次不改？这些涉及到结构的问题，不是LAYOUT说怎么弄就怎么弄的，万一折中方案调试出来OK呢？而整不出来就更有理由要求改了

）

soin · 发表于 2017-12-21 15:51

依楼主提供的数据来看，串扰的问题会严重些

如果单纯讨论阻抗控制与串扰哪个重要，其实是该分开来谈的
以差分线来说，阻抗控制的问题是远小於串扰造成的问题
如果差分线100ohm来讨论，通常允许正负15%的误差
那就是正负15ohm左右，这是相当宽松的限制

至於串扰问题，依照差分线的特性，是可以消除某程度的串扰影响
当P/N很近，收到同个串扰源的影响接近，可以透过差分消除
但当P/N过大，各自串扰差异越大，越难消除，就会让讯号产生正负不对称

另外除了自身受到干扰的问题，仍必须探讨差分线干扰相邻单端线的问题
DDR的差分线周围通常伴随着同个byte的单端资料线
虽然差分自身可以消除耦合过来的串扰
但相邻的单端线却无法消除
所以差分自身没事，但相邻的单端却遭殃了