查看: 254|回复: 0

VHDL的STD_LOGIC的9中取值的意义？

85 主题	615 帖子	5170 积分

Rank: 5

电梯直达

1^#

发表于 2015-10-21 15:18 | 只看该作者回帖奖励

您需要登录才可以下载或查看，没有帐号？注册

大家都知道，VHDL的STD_LOGIC的9种取值：
‘U’ 初始值； ‘X’ 不定； ‘0’ 0 ； ‘1’ 1； ‘Z’ 高阻； ‘W’ 弱信号不定； ‘L’ 弱信号0； ‘H’弱信号1；‘-’不可能的情况，分别在哪些情况下对应使用？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

生活充满奇迹

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2025-2-18 22:43 , Processed in 0.053961 second(s), 33 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

推荐内容 /1