找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 852|回复: 18
打印 上一主题 下一主题

[仿真讨论] DDR3 跑1600M 差分CLK有最短走线长度要求吗?如最短600mil

[复制链接]

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
跳转到指定楼层
1#
发表于 2015-10-28 17:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如题. `* F; F. R4 j+ R3 S: M
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
2#
发表于 2015-10-28 17:42 | 只看该作者
可能會有問題,但不是必然,與 DQS 有關係,也與 DDR3 Controller 有關。

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
3#
发表于 2015-10-28 19:51 | 只看该作者
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量会比较差,线长大于500mil以上,反射回来的信号会在这段线上损耗掉,不会来回反射。

点评

现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil  详情 回复 发表于 2015-10-28 20:28

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
4#
 楼主| 发表于 2015-10-28 20:28 | 只看该作者
Coziness_yang 发表于 2015-10-28 19:517 M- c5 V" S+ j8 ^
高速信号的传输线都有最短走线问题,因为传输线太短,阻抗不连续,会在这段不连续上来回反射,这样信号质量 ...
5 i4 h" N% _7 ~$ V
现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是600-1400mil7 v3 W* S9 l; t) t; A3 T

点评

我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。  详情 回复 发表于 2015-10-30 20:59

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
5#
发表于 2015-10-29 09:12 | 只看该作者
有最短要求。根据controller和ddr共同决定。4 q( d4 t4 N0 W" a6 }. \, t8 G4 v
你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs,dq,addr,cke,csb难以做到合理的长度差,特别是两颗以上走菊花链的addr。- n; }$ }9 N/ S
同时你还要考虑散热以及电容摆放的位置,所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。

点评

这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok  详情 回复 发表于 2015-10-29 10:00
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
6#
 楼主| 发表于 2015-10-29 10:00 | 只看该作者
cousins 发表于 2015-10-29 09:12% x) `; g. R) z/ R; A/ b
有最短要求。根据controller和ddr共同决定。
8 Q* z4 y0 K5 w/ O你要满足时序要求,太短了对其他走线设计有很大难度,如,dqs ...
0 L/ z. e, f- h/ E2 Y
这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok  B7 J7 V+ b; r2 @2 _( Y

点评

满足线长要求就可以。 那么clk你只要满足design guide 的要求就没有问题。 说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。 至于ddr3的反射,振铃,单颗DDR,有合适  详情 回复 发表于 2015-10-29 10:06

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
7#
发表于 2015-10-29 10:06 | 只看该作者
qingshanke 发表于 2015-10-29 10:00
. ?* a% l! M% Z! _- v! m这个是单片的ddr,所以线长是满足要求的,电容散热评估了下应该也ok
& J! ?  d7 p+ l; z" b! P2 |
满足线长要求就可以。  a) `& z% W- G6 H
那么clk你只要满足design guide 的要求就没有问题。' x$ ]% l0 |  j1 m
说句题外话:即使你不满足design guide的线长,只要做了仿真,确定时序裕量没问题,就不用担心。* d& M6 g$ @" c8 B$ B
至于ddr3的反射,振铃,单颗DDR,有合适的odt不会有很大的问题
2 C$ ?) @& D& l2 _/ O; m

点评

保险起见,还是绕到600mil以上吧。。。  详情 回复 发表于 2015-10-29 12:17
新年伊始,稳中求胜

2

主题

68

帖子

491

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
491
8#
 楼主| 发表于 2015-10-29 12:17 | 只看该作者
cousins 发表于 2015-10-29 10:06
5 _( c( K$ ~7 f( s1 h满足线长要求就可以。6 W- c9 H; p$ T" T
那么clk你只要满足design guide 的要求就没有问题。/ y# _! h. b  b$ D8 e" ]
说句题外话:即使你不满足de ...
4 [& v0 d. v1 {2 V) @* s9 {
保险起见,还是绕到600mil以上吧。。。2 Y2 m6 N) d# p$ f9 }, Y( R* i

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
9#
发表于 2015-10-30 20:59 | 只看该作者
qingshanke 发表于 2015-10-28 20:28
2 f" N8 g# k$ S% F现在是走线CLK只有420mil的样子,但包括pin delay的话有600mil以上,不知道这样符不符合要求。手册上是60 ...

9 m1 b, M' b; y: b我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。

点评

為什麼 "传输线太短会引起信号的来回反射 " [/backcolor]呢?[/backcolor]你確定你這樣的想法正確嗎? 會反射是因為阻抗不匹配,而不是互連線的長短。 短的互連線反而比較不會有信號完整性問題,樓主的短走線  详情 回复 发表于 2015-10-31 08:21

3

主题

52

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
10#
发表于 2015-10-31 08:21 | 只看该作者
Coziness_yang 发表于 2015-10-30 20:59# R0 H" ^( I- Y) t
我所说的500mil是从信号的角度来分析,因为传输线太短会引起信号的来回反射。
, i5 ~- b% }2 k# W9 G
為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?
' L) C/ O; B+ w8 l$ `- `, u- g' S* j% A; l0 P3 a- A

. j6 f2 W6 G4 c; N! N  h( a9 R) p! Q9 N會反射是因為阻抗不匹配,而不是互連線的長短。
. x* n6 g( }0 `2 V3 T$ B短的互連線反而比較不會有信號完整性問題,樓主的短走線設計" k$ I2 {/ J# m- U9 b5 x6 |! W# u
若會出問題則是時序方面的問題,不是传输线反射的問題。, }0 c0 m9 n+ W& K$ u$ V

$ f1 t0 K7 C$ K" t9 e

5 N: ^1 Y5 _3 J3 U$ h! d, K0 c
7 `: {, ?+ l. ~3 u3 ]/ [( ^% t
" f1 _  w6 m" \$ {
8 `, O" ^3 S0 W

点评

由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CP  详情 回复 发表于 2015-10-31 18:54

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
11#
发表于 2015-10-31 18:54 | 只看该作者
Head4psi 发表于 2015-10-31 08:21
, i" A4 J% R4 p# F* Z為什麼 "传输线太短会引起信号的来回反射 "  呢?你確定你這樣的想法正確嗎?
) G9 r$ r" _' o' ]& Q6 v; D ...
( L0 F  H4 [! Q0 Q# K/ T
由于连接器处阻抗必然不连续,那么信号会在CPU与连接器处来回反射,如果线长太短,从连接器反射回来的信号没有损耗掉,继续从CPU端反射到连接器端,这样就会形成二次反射,但是线长够长的话,信号从连接器端反射到CPU的路径上被损耗掉了,那么就不会再形成二次反射。$ Y+ V4 P9 P0 k" j
之前可能没有讲得太清楚。
8 |3 _, T: e% n% P2 i: v* w/ F

点评

其实线长小于五分之一信号上升沿时,反射会淹没在下一次信号上,反而看不到反射了。而且二次反射或者说振铃只要有一端匹配了就不存在了。所以其实你所说的线长损耗的情况是不存在的,插损是损耗不掉反射的。  发表于 2015-11-1 18:05
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-9 01:57 , Processed in 0.059064 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表