EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 紫菁 于 2017-9-29 14:34 编辑 ! j, E. m4 D; d
- {' r: h H Z# o2 u
1. 当你输出功率太大 会使PA操作在饱和区 产生非线性效应
1 Q) A! a! E+ D2 Q! Z! z
+ i7 K7 j. y5 d i, c, L) M
1 O! n9 G+ j% m) { j
而非线性效应，会衍生许多噪声，例如 DCOffset，谐波，以及IMD(InterModulation)，如下图 : : q3 e2 o+ [& g8 g
5 d0 m( v8 D( |
而三阶的IMD，即IMD3，其带宽会是讯号的三倍 因此会使两旁频谱上涨
* v" u) l4 t' I# n5 P) R1 i& ^1 D& Y% p2 P6 E6 L0 g3 W x4 ]' G
而IMD3 又牵扯到IIP3 IIP3越大 其产生的IMD3就越小 所以简单讲 ACLR就是TX电路IMD3的产物 测ACLR 等于是在测你TX电路端的IIP3
4 ]: k9 _0 M+ D; X" l" t2 X1 c1 e: J2 l- e. E" A5 |; c
, ~$ ?2 i; J5 g4 w- H
由上式可知 如果输入功率小 使PA操作在线性区 或是这颗PA的IIP3够大 那么ACLR就可以压低
1 V+ ~2 R6 `2 F7 W# ^. ?' O; S7 Q5 o, p( y( I" I) |
2 m% l' ^, E( h. P4 } ]: n) V* I, z
2. 另外 厂商多半会有PA的Load pull图
0 O2 i5 v3 @1 ]! ^- ]1 n/ g3 D# n; j( X9 D# m! c& T. z& c! ?$ l
* N' o0 K8 A2 c" c' K7 `9 f4 `
+ h2 y3 D( l0 Z+ |
由上图可知 ACLR跟耗电流是Trade-off 这是因为PA的线性度与效率 是反比的 你ACLR要低 那就是IIP3要高 线性度要好 因此效率就低 耗电流就大 反之 你要耗电流小 那就是牺牲线性度 ACLR就会差 所以一般而言 调PA的Load-pull时 多半就是调到最常用的50奥姆 以兼顾ACLR跟耗电流# b, Z* N9 b6 B( W* ~3 ~
; Y3 i8 g# w9 g0 C+ W% W
! @& @7 Y3 `- d& m
3. WCDMA的TX是BPSK调变 非恒包络 因此其PA须靠Back-off 来维持线性度 当然 Back-off越多 线性度越好(但耗电流也越大) ( f% j& A% M( g1 d4 u5 y
当然，有些平台，在PA前端，是没加SAW Filter的。4 `% J f7 ?1 T. Z: y) `
而拿掉SAW Filter之后，其ACLR也不会比较差。
) v6 ?1 q. ]3 A4 j, t
' E) ^1 x3 [; g: P
; c$ t. W( z4 [9 Q( n+ j, V3 [, i5 I
这是为什么呢?
/ H4 n' |! ~1 p1 F- N! r 其实由以上分析可以知道，PA前端的SAW Filter，之所以能改善ACLR，" V3 r+ Y5 [$ x- ?7 C- o6 g
主要原因是抑制Transceiver所产生的Outband Noise(包含谐波)。( M$ x/ g1 c0 l7 k [5 I+ Z5 I
换言之，倘若Transceiver的线性度够好，所产生的Outband Noise很小， 其实PA前端是可以不用加SAW Filter的，
/ j5 Q3 |% [" T8 J2 a7 _# _
j* n/ b$ l1 X
但要注意 虽然PA前端的SAW Filter可抑制带外噪声，改善ACLR， 但若其PA输入端SAW Filter的Insertion Loss过大 意味着DA需打出更大的输出功率 以符合PA的输入范围 (若低于下限 则无法驱动PA) 如下式 :
4 {8 I4 F2 n% t: D" s2 S: `* Q+ X `
- w h$ i1 [5 i: t% J# _, U
而不管是PA, 还是DA, 若输出功率越大，则ACLR越差， 如下图 :
( y' r6 M) T' i5 O: T9 a3 f
9 j ~) C6 e4 `/ z
若DA输出功率大 使得PA输入端的ACLR差 那么PA输出的ACLR 肯定只会更差 当然 若用FBAR 既可抑制带外噪声 Insertion Loss又小 是个风险低的方案 但成本不低 4 Z5 e; J: u! n: R$ n4 g
% [9 E% j# _/ p1 }( ]) N9 q/ \" h+ B4 \+ F
6. 由下图可知 Vcc越小 其ACLR越差
4 ?9 S2 g- v/ w% m0 W8 V5 H9 C
) S% O) ~, d- p. `4 v- r
这是因为 放大器在闸极与汲极之间，会存在一个既有的寄生电容， 又称为米勒电容，即Cgd, 如下图 :
9 f1 l7 T$ G, \* F/ b
' t# p. D9 |6 Q9 O
: H! b# z( K, e# p/ J6 a
而当电压极低时，其Cgd会变大。 4 [4 W$ r+ k3 H% R8 i' ]
G1 D1 |6 |5 f; D2 a
1 Y- ^) a3 N* f
上式是Cgd的容抗， 当Cgd变大时，则容抗会变小， 因此部分输入讯号，会直接透过Cgd，由闸极穿透到汲极，即上图中的Feedthrough现象， 导致输出讯号有严重的失真 简单讲 低压会让PA线性度变差 因此若Vcc走线太长或太细 会有IR Drop 使得真正灌入PA的Vcc变小 那么ACLR就会差 当然 除了PA电源 收发器的电源也很重要 否则若DA的电源因IR Drop而变小 使得PA输入端的ACLR变差 那PA输出端的ACLR 只会更差9 v8 |( T, J; J# d# w! q5 D1 `. Q
( @0 o; S6 A0 n( K2 e* Y& j9 a: R, i: J V
7. 在校正时 常会利用所谓的预失真 来提升线性度
1 k6 b5 N: B# J9 p5 F( N! F0 a2 z" x& q+ p+ v4 a
0 F/ ?$ A; {" D- r3 l* n
而由下图可知 做完预失真后 其ACLR明显改善许多 (因为提升了PA的线性度) 8 s; J9 [8 z( ~" c
$ Q3 U) m! K' D( C0 Q1 K% e3 U- l0 A& i
因此当ACLR差时 不仿先重新校正一下
7 e4 q, a; [- W2 U6 }2 D& S8 k3 s ?, A$ v. K3 G
( `6 l; U- K) R6 b* r+ _+ i! I5 s 8. 一般而言 PA电源 是来自DC-DC Converter 其功率电感与Decoupling电容关系如下 :
. n; `6 x+ z$ @' D+ v
+ L- @! O) m/ z5 T) a
由于DC-DCConverter的SwitchingNoise 会与RF主频产生IMD2 座落在主频两侧
; q& N/ @5 H5 ~" T( c/ I% c
" ^: R( N1 o8 U. ^+ ^
( ]8 t4 `% w, l
虽然IMD2的频率点 只会落在主频左右两旁1MHz之处 理论上不会影响正负5MHz的ACLR 但因为一般而言 DC-DC Converter的Switching Noise 其带宽都很宽 大概10MHz 因此上述IMD2的带宽 分别为5MHz与15MHz (WCDMA主频频宽为5 MHz) 换言之 上述的IMD2 是很宽带的Noise 故会影响左右两旁正负5MHz的ACLR 因此 如果能有效抑制DC-DC Converter的Switching Noise 便可抑制其IMD2,进一步改善ACLR 故可利用磁珠或电感 来抑制DC-DC Converter的Switching Noise 如下图 : ; g- e4 l0 Y3 `
b+ X( e( T# ^/ w8 |
我们作以下6个实验
2 ?& t0 A4 Y: [, I( `$ ^. S# t
! c- c C; k8 J, f. p
( X6 g) N8 E3 ^* Y7 k1 S1 v( @
就假设DC-DCSwitching Noise为1MHz 我们可以看到 在Case2, Case3, Case4 其1MHz的InsertionLoss都变大 这表示在DC-DC与PA的稳压电容之间 插入电感或磁珠 对于Switching Noise 确实有抑制作用 而由下图可知 其WCDMA的ACLR 也跟着改善 由于Case3的InsertionLoss最大 因此Case 3的ACLR也确实改善最大 0 t; v" {3 C- c! n& v; A
0 E1 W1 M4 b* c6 M
6 u3 n. \3 y5 Y T' ^& A8 o
% O: W. o/ m' `0 {6 }2 I
1 L7 W* W* y3 J3 H, b0 G
0 f T" h2 H: ~- F( [2 }$ y$ N) o
, x9 o7 Z1 H& K9 `
6 y {% _3 W4 U2 u5 D f
9. 承第8点 DC-DCConverter的稳压电容 与PA的稳压电容 绝不可共地 因为该共地 对DC-DC Switching Noise而言 是低阻抗路径 若共地 则DC-DC Switching Noise 会避开磁珠或电感 直接灌入PA 产生IMD2 导致ACLR劣化 换言之 共地会使第8点的磁珠或电感 完全无抑制作用 # q+ }4 B: z- v+ U% @9 _
而功率电感, 磁珠或电感的内阻 也不宜过大 否则会产生IR Drop 使PA线性度下降 ACLR劣化0 ?- A+ |; g j! C
) x' }0 z0 f; T5 R! V
x" d3 z$ n, n d( N
# I, g7 c6 ?3 }. G$ Y! h4 H$ Q* t! Q& \$ J; W U. Q
因此总结一下 ACLR劣化时 可以注意的8个方向 1. PA输出功率 2. PA Load-pull 3. PA Post Loss 4. PA的输入阻抗 5. PA输入端的SAW Filter 6. Vcc的IR Drop 7. 校正 8. DC-DC converter Switching Noise 9 J# h8 [' `' K0 w
" O q8 W- |9 X( Y- Z
- \1 Z/ `- w8 l' S: B
/ S1 v) n; @; y: h3 R0 E3 C. D K( F9 \
( f3 m' X( p8 _, A: ^" S* U
2 Y3 H' y/ P- f, r9 |% R
| 
/1 
发表于 2015-3-8 16:55
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2016-3-31 11:39
