|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
阻抗匹配
# c- x" G+ ^5 U4 r2 M9 j6 }4 J8 `8 V
阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。
6 F( R6 ^+ T. k/ W+ y
5 y" k6 B, j$ XPCB走线什么时候需要做阻抗匹配？
6 N& q7 A6 u! x/ b6 T, U& h' x1 S( r6 Y; V! L
不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为如果信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。 c4 ~# t: A+ s& {4 m2 _5 Z+ P
8 t3 a m& b2 m8 e1 S5 F7 s+ e* l5 J( _9 a
特征阻抗8 U; J4 x1 T* W% e
; B; |( @9 e) X- {1 |5 X- Z! L( Z* P, S信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。特征阻抗与PCB导线所在的板层、PCB所用的材质（介电常数）、走线宽度、导线与平面的距离等因素有关，与走线长度无关。特征阻抗可以使用软件计算。高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为100欧姆。
' @" P. M- g* F3 c3 u/ C" i4 r5 v3 d% e: N' Z- J1 V
常见阻抗匹配的方式
0 v' }, i& }) \# p5 s
) l5 g# P! B1 A. }1、串联终端匹配
( ]. k$ V' q3 L3 K0 ~
p; E+ [& O. Y9 i) u' ?在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。
4 e' ?& K3 T* u: Q6 v; _; O& O& o* f' O0 u% n1 @
匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。' ^) r8 N* @. I1 P! `
% s! j' h2 B' v- P
串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。. o+ v$ E% S5 a
$ N! Z. z( H W3 K' f _. d
常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。
) t- ?. z# M# ?. e3 O4 l* \# s! E( M% ^! K
2、并联终端匹配
/ w; {, s9 F- W3 k' z* u' e+ O ?& \- m- P- I' A$ l
在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。
* P0 V: C1 p9 }# d# J' s0 L$ i3 X2 T6 O: s
匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。
$ O) }, o+ c* i1 N2 @7 c9 X5 G) x- j y) V2 w2 P6 p1 Z
并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。
+ g/ x, ^. r. Y* Q0 Y5 T4 x0 Z4 d
/ J# p* Z4 G/ j常见应用：以高速信号应用较多。" K( J* C5 Q4 y4 k# a# x
6 j5 I9 j# T; h, l% d- @' l J3 g
（1）DDR、DDR2等SSTL驱动器。采用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联匹配电阻是内置在芯片中的。
+ v) c+ j% M# l7 N7 W$ d! H/ c7 ]- n9 _ v' X' g7 Q! y
（2）TMDS等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD，单端阻抗为50欧姆（差分对间为100欧姆）。
8 V1 `& h t' _7 S |
|
/1 
发表于 2013-12-2 09:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
顶顶