|
1 第1章 常用封装简介 6
4 T. G( T, K9 P% a3 q1.1 封装 61 S0 K: I6 i0 l9 }- y
1.2 封装级别的定义 6
t( S& c- g5 J! x1 a& p1.3 封装的发展趋势简介 69 r, W$ \4 c1 c' ]( ?
1.4 常见封装类型介绍 9: L1 k4 S3 K% x) i& Z4 N5 y
1.4.1 TO (Transistor Outline) 93 V+ u3 K; _% S" S; g( `
1.4.2 DIP (Dual In line Package) 9
: g, A' \9 ^4 P |7 [ o1.4.3 SOP(Small Out-Line Package)/ SOJ( Small Out-Line J-Lead Package) 10& M8 P" _! ^( Q, y P
1.4.4 PLCC (Plastic Leaded Chip Carrier) 11
G% }0 O& a) @8 t4 Z" G. F# y1.4.5 QFP(Quad Flat Package) 11
$ P3 \/ n! i% V: t! V1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
( L$ n. V4 W1 C* k+ H6 y: O9 c1.4.7 Lead Frame进化图 17. E. O2 a1 s7 n' _
1.4.8 PGA(Pin Grid Array Package) 172 {& Q- L1 S; {, |
1.4.9 LGA (LAND GRID ARRAY) 18
6 m @5 H' D; ~: m. s* Q1.4.10 BGA(Ball Grid Array Package) 184 z0 a" k: Q+ \& L
1.4.11 T BGA (Tape Ball Grid Array Package) 19+ x3 `- {- g% @" k
1.4.12 PBGA (Plastic Ball Grid Array Package) 20! `% A& x/ Q4 z: u0 O
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21
# j2 g1 y; A7 ^7 K1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22
% Z! I9 g8 R+ t( f% ~1.4.15 WLCSP(Wafer-Level Chip Scale Packaging Technology) 23
) ^$ D! e' a' m; [+ X# R: d3 w" {1.4.16 MCM(Multi-Chip Module) 25; n5 S0 S w8 O+ Q$ v* S& b
1.4.17 SIP(System In Package) 26
1 {& G9 n7 ?: b1.4.18 SOC 279 N1 E H$ U# [) N1 O" }8 b% H
1.4.19 PIP(Package In Package) 30
( {" E0 y7 x4 H" n) p3 A2 Q' V1.4.20 POP(Package On Package) 307 i; e1 o0 g7 c- O) o+ B
1.4.21 TSV (Through Silicon Via) 329 M) t' \/ D+ l& N
1.5 封装介绍总结: 34! U/ z: t! l' a* F
1 第2章Wirebond介绍 5" P& U A5 c% {: }, {0 r9 S& Q0 i
1.1 Wire bond 特点(成熟,工艺,价格) 5
9 o7 g2 U; T0 @& O4 r8 J x1.2 Wribond的操作过程(每步骤有图) 8* e. W2 u" z0 I6 U$ {
1.3 哪些封装适合于使用Wire bonding工艺 12
( x k7 R! H. U* j( J) N" a% i0 C1.4 Wire bonder机器介绍 14
G4 @* z W/ q8 V6 ~1 第3章 LEAD FRAME QFP封装设计 6" k& i" u# Y/ a, v+ a" j( v4 m$ u
1.1 QFP Lead Frame介绍 66 o5 X3 w6 C2 ?* u
1.2 Lead frame 材料介绍 8/ b* X8 S! C0 K* o: h( g0 p; X5 N
1.3 Lead frame design rule 88 U8 g; w G; z" L8 Q' a
1.4 QFP Lead Frame 设计方法 10% d/ u8 S5 f% ?: ~: K6 F
1.5 Wire Bonding设计过程(以autocad为例) 17) `8 u+ M% f" O2 N1 L( S) C& _
1.6 Lead frame Molding过程 22
D& Y; ^1 {$ d& T1.7 QFP Punch成型 (整块没Punch lead frame的图) 24- z+ j: X( I4 X- ~$ G! R0 F
1.8 常用Molding材料的一些介绍 26
; }$ Q& P/ T3 I# O$ `$ Q1.9 QFP lead frame生产加工流程 28
n; N1 g2 U4 m" p# a* r
% \' Z$ ]4 }- [; Z) q8 `6 K, L l第4章 PBGA封装设计 7. O* H3 p% @! |4 p8 Q: q6 [$ Z3 W! V
1 WB_PBGA 设计过程 7
0 w+ H: D+ G$ N* \; i1.1 新建.mcm设计文件 73 ~: c# `) E& {+ Y3 r
1.2 导入芯片文件 8
/ f7 z9 b, w' |/ o7 D1 F1.3 生成BGA的footprint 13; r% f# ~ N# c' M1 ?
1.4 编辑BGA的footprint 17% S' e% L+ g' v: y
1.5 设置叠层Cross-Section 20
& l, ], C: A1 E- b- c# z r" R) }1.6 设置nets颜色 21
% J6 `9 z1 Q' A7 Z8 K1.7 定义差分对 22/ h, ?* k: ?: U. ]8 i
1.8 标识电源网络 23
2 R7 j) p$ L4 @" {# e6 c1.9 定义电源/地环 243 Y: S2 W1 q0 Z1 m- M9 U
1.10 设置wire bond导向线WB_GUIDE_LINE 27
! c% K; Z" Y4 T9 x% T, S1.11 设置wire bond 参数 303 Y5 ~ A; d- m6 f" D3 D, x4 o
1.12 添加金线 wirebond add 34
& h" [; j5 X& y7 q) z$ W% c" E1.13 编辑bonding wire 36
4 l) Y9 T# W4 G6 S# U- h- R1.14 BGA附网络assign nets 38
) Y# s. o4 @ O6 l9 X1.15 网络交换Pin swap 42
! [+ U( [. Q- k1.16 创建过孔 44
" S; D1 Q" q+ C1.17 定义设计规则 46
/ N5 ^: C. H; ]* K1.18 基板布线layout 492 P1 f& U8 f2 V# D) \4 A
1.19 铺电源\地平面power/ground plane 51
* ~* b) S% z, [4 V3 }# u7 t/ y1.20 调整关键信号布线diff 53
7 T9 u2 p. H8 E1 W) \5 {6 E1.21 添加Molding gate和DA fiducial mark 56
" G7 Z+ ^2 d6 i# o- @* h1.22 添加电镀线plating bar 58
& A' D0 G% R# o1.23 添加放气孔degas void 62& R: J0 }2 w/ y/ J6 V" q8 Y( e
1.24 创建阻焊开窗creating solder mask 64
. a! q# ~) V a$ Q% m* Y1 }" ]: Q# h. C1.25 最终检查check 67
+ t% I3 e$ h- B: [) `. D6 J1.26 出制造文件gerber 683 z, S$ j Q& Y& Y8 {' d
1.27 制造文件检查gerber check 72# l! Z1 H' H. L( Y
1.28 基板加工文件 74
" j# ^# O. r& I$ f h0 @# @5 O3 }1.29 封装加工文件 75
! S5 _/ ]& x; ^0 ^ s3 x3 B: ^3 [9 s+ q* I
1 第7章 pbga assembly process 7( ]# S1 D+ Z4 }% S/ m; }9 M
1.1 Wafer Grinding(晶圆研磨) 7. [ E' Y+ S3 e2 W
1.2 Wafer Sawing(晶圆切割) 94 c# S* H. y. m6 j1 a" P
1.2.1 Wafer Mounting(晶圆贴片) 101 Q5 j% n) ~' F
1.2.2 Wafer Sawing(晶圆切割) 10
- s% G. l, c6 a8 Q, m1 }1.2.3 UV Illumination(紫外光照射) 110 J( Y( R D5 |" K9 t
1.3 Substrate Pre-bake(基板预烘烤) 112 q! c4 S+ t- {- b' Y7 W% w; Q! `
1.4 Die Attach(芯片贴装) 12
0 g1 _/ `, u7 L: O* s5 C% [8 O1.5 Epoxy Cure(银胶烘烤) 14% U1 E! G7 L# h( ?/ l, y+ j
1.6 Plasma Clean (电浆清洗Before WB) 14
9 [+ @7 q# z, |' n, L1.7 Wire Bond(金丝球焊) 155 j% ~6 V4 B& A% p$ @
1.8 Plasma Clean (电浆清洗Before Molding) 171 S/ T9 W6 W/ K4 A& D( m: z
1.9 Molding(塑封) 18
: H# v% F3 j$ I; \1.10 Post Mold Cure (塑封后烘烤) 19
& K& _$ O& a+ x1.11 Marking(打印) 206 A0 G6 K* w; n; G0 C$ O
1.12 Ball Mount(置球) 22
1 w; @/ L1 e4 y; G- O; B. D1.13 Singulation(切单) 22- W+ L7 j: G( F5 G4 G( X0 Z
1.14 Inspection(检查) 23" S9 `) ~- ?5 V& n) a# \" j
1.15 Testing(测试) 24$ ?6 ]+ A! ]# x& s7 N% W' B( b
1.16 Packaging & Shipping(包装出货) 25
7 K+ M* @4 L8 U3 n% Z d ?6 d6 \6 e2 {7 |, r& S( l0 V
1 第6章 SIP封装设计 8
# c7 h( Y* z1 I& J1.1 SIP Design 流程 9
, g2 K( A% x& W1.2 Substrate Design Rule 11
' P4 y- j! E% s% k; @" S: F; p: u: S1.3 Assembly rule 145 u& }- O9 [4 m# C% A5 H5 U% ~
1.4 多die导入及操作 164 d) e% A; o( } x- w# W
1.4.1 创建芯片 16$ R5 W1 ^, `5 P& } k* k
1.4.2 创建原理图 34
. L4 S, s3 @9 Y# ~1.4.3 设置SIP环境,封装叠层 36
_& U2 w) O5 W& b! m1.4.4 导入原理图数据 428 q1 J4 m$ i1 [8 S0 ?+ e- N
1.4.5 分配芯片层别及封装结构 46
( z: y/ ?" ^$ Z! ]1.4.6 放置各芯片具体位置 49/ [1 I1 `6 F+ Z/ m
1.5 power/gnd ring 45
0 F1 L0 Q z. |& Y/ b1.6 Wire bond Create and edit 59
, U: H" v: l) z. g/ ~/ u' S1.7 Design a Differential Pair 68, H( V( D/ B4 V2 t
1.8 Power Split 73$ [$ ?) T5 J |+ U' ]& c
1.9 Plating Bar 78
9 X0 {0 Z) V, |1.10 八层芯片叠层 83
# e% k0 J$ H$ K1.11 Gerber file/option 83) l5 @) a+ J5 j# v4 L$ ^! U
1.12 封装加工文件输出 91: N/ C3 ^- o# ^3 ? Y% v3 m# G" D
1.13 SIP加工流程及每步说明 100( W ^2 @" R" v5 v
1 第7章 FC-PBGA联合设计 7, M6 i( C8 y3 W; \1 l9 Y2 k
1.1 高PIN数FC-PBGA封装基础知识 7" N9 Q4 m3 \' [3 H: e* O0 |. c* |
1.1.1 高PIN数FC-PBGA封装外形 7; e2 `4 [' x9 P: v x
1.1.2 高PIN数FC-PBGA封装截面图 7! \3 q% C, a6 n; P
1.1.3 Wafer 8: C& o. L; G) J9 I; Z
1.1.4 Die/Scribe Lines 8+ C3 z' @. a7 Q% p' i# J* ~
1.1.5 MPW(Multi Project Wafer) 8, B/ J) G2 ^9 \" k
1.1.6 BUMP(芯片上的焊球) 9
0 c7 M( x2 G) R d1.1.7 Ball(封装上的焊球) 9
1 Z0 _1 A8 W, c7 q- N! l1.1.8 RDL 101 K7 i) L* X- n% m
1.1.9 SMD VS NSMD 11& Y2 x( t0 s4 c! `8 R
1.1.10 FlipChip到PCB的链路 12
% h2 R; u. e2 o. ^( S# v1.2 封装选型 12
- j; [9 p' ?' d9 q. e/ a% r k1.2.1 封装选型涉及因素 12
5 V1 Z5 g) c0 h4 u: t) V2 B1.3 CO-Design 14
' ~" h, w- X) y1.4 Vendor推荐co-design的流程 14
# s9 W6 s. z4 A6 S& }1 A1.4.1 Cadence的CO-design示意图 15
$ c! k, z# p3 s- q% e& l# Y1.5 实际工程设计中的Co-Design流程 16* I" Q5 a' t# e+ R9 D. ?, N3 g
1.5.1 Floorplan阶段 18. i1 M, p) {$ i8 Z
1.6 FLIPCHIP设计例子 29
) [* d9 i% Q/ k& J N0 f1.6.1 材料设置 29. J6 U: {! k) M6 H; s U D1 x# |
1.6.2 Pad_Via定义: 32
+ ^* M( R f' B+ l* ?& c4 k1.6.3 Die 输入文件介绍 34% I/ h& R2 g5 p# C* k0 X
1.7 Die与BGA的生成处理 34
/ Z* o; C' X) ~: ~! {8 m1.7.1 Die的导入与生成 34
/ L; u, ?/ p {. s& m1.7.2 BGA生成及修改 38! c* r3 J5 s$ j- E- E5 q0 V1 n3 b
1.7.3 BGA焊球网络分配 44
; e$ z/ ^- \- l2 ?) R* H1.7.4 通过EXCEL表格进行的PINMAP 47
- @2 \) j) U# J+ A. _1.7.5 BGA中部分PIN网络整体右移四列例子 48
3 W0 J0 i* [( m. Y7 ^7 S1.7.6 规则定义 51
; f$ C5 y& k! D4 e* E1.7.7 差分线自动生成方法2 587 j' x- t. i0 K1 T+ I
1.7.8 基板Layout 58$ V3 x& C7 i/ B7 F
1.8 光绘输出 64# v. J. \8 U# o( r! u) R0 A; x
1 第8章 封装链路无源测试 56 {2 r' N# s9 H( D- b" E6 @) u
1.1 基板链路测试 5: _- i2 `0 N. ?" C1 d* r
1.2 测量仪器 5% P W8 \, W3 @+ G
1.3 测量例子 57 X1 s" s, \9 l4 I+ H
1.4 没有SMA头的测试 7
, M" ? l! y* X2 \1 \1 第9章 封装设计自开发辅助工具 5
, n& {$ x7 f$ M5 i& U' [: Y1.1 软件免责声明 5! d1 `- L7 j9 n3 k
1.2 Excel 表格PINMAP转入APD 6
7 W W! s0 F" @4 O" k4 W1 S: s1.2.1 程序说明 6( E9 P3 X3 I3 [" r
1.2.2 软件操作 7
3 G5 c7 A g0 k! o3 t6 Y! Q1.2.3 问题与解决 13- t- _% @1 N5 Y* _6 w
1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
: C' h0 ^ {, v! t2 |7 f! W1.3.1 程序说明 14
4 `6 P; d2 \+ B0 i, \# x4 E1.3.2 软件操作 14
; I. e$ J# j5 g1.3.3 问题与解决 185 J. h( l3 z, \ i7 o0 G
1.4 把PIN NET格式的文件转为的Excel PINMAP形式 18
" K5 z( g- [1 L0 [1.4.1 程序说明 18
$ L" g; a$ V2 E* `1.4.2 软件操作 19+ n6 ~! L- K6 X
1.4.3 问题与解决 20
3 W; A# ^/ M% b. x% F& m |
|