找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 2933|回复: 10
打印 上一主题 下一主题

orCAD to Allegro有关Footprint的一点疑问

[复制链接]

19

主题

73

帖子

3456

积分

五级会员(50)

Rank: 5

积分
3456
跳转到指定楼层
1#
发表于 2008-9-5 14:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟画好了原理图,其中一个0402的电阻在原理图中Footprint设为R0402 , y" p3 h3 ^0 r
创建好网络表' k* }5 f! Q( G6 k3 p% c
然后我做好了R0402的封装放到 c:\project\orcad\symbols 文件夹下面7 A! c4 X6 p; F- F5 N9 L

; W7 T6 |+ \$ }+ V在Allegro中导入网络表后,摆放零件时发现没抓到封装R0402.) q* X$ e! A8 @) _
请问我应该怎么设置,才能把封装好的零件和原理图关联起来,可以自动识别抓取?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

30

主题

1228

帖子

3488

积分

EDA365特邀版主

立地成佛

Rank: 6Rank: 6

积分
3488

最佳敬业奖

2#
发表于 2008-9-5 16:25 | 只看该作者
oRcad layout?
8 M% [1 t' |0 X还是allegro?

19

主题

73

帖子

3456

积分

五级会员(50)

Rank: 5

积分
3456
3#
 楼主| 发表于 2008-9-5 17:29 | 只看该作者
用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

30

主题

1228

帖子

3488

积分

EDA365特邀版主

立地成佛

Rank: 6Rank: 6

积分
3488

最佳敬业奖

4#
发表于 2008-9-5 17:42 | 只看该作者
原帖由 lxwuming 于 2008-9-5 17:29 发表
: O9 B8 |/ L# H6 d% T4 E+ t, n用的是Allegro.一个人搞了两天了,好象也没相关资料可参考.

" q6 ]1 f0 A+ s, |9 i* A5 Q2 a关键点:
6 ?/ f4 p1 o, o0 O# E6 b) ~1.正确导出网表1 t; Y/ t8 w8 \* P7 H# Y
2.Allegro要设置正确psm和pad的路径,要包含你的封装和pad
+ \9 @3 z5 j/ K$ @3 r0 J  b2 M) @
9 \8 u9 J- W$ h; b$ ]对照上面,那个存在问题?

19

主题

73

帖子

3456

积分

五级会员(50)

Rank: 5

积分
3456
5#
 楼主| 发表于 2008-9-6 09:11 | 只看该作者
numbdemon帮忙贴个图解释一下怎么设置psm和pad的路径的路径可好?- Q0 \* `+ }5 F, g1 M2 t
刚接触,不是很清楚.用Project Manager吗?

8

主题

193

帖子

1866

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1866
6#
发表于 2008-9-6 18:52 | 只看该作者

19

主题

73

帖子

3456

积分

五级会员(50)

Rank: 5

积分
3456
7#
 楼主| 发表于 2008-9-8 14:21 | 只看该作者
Cadence Design Systems, Inc. netrev 15.7 Mon Sep 08 14:06:39 2008# M6 m+ E  _1 d8 C' C% c$ A
(C) Copyright 2002 Cadence Design Systems, Inc.
1 N; ?% r* Y+ _9 M! @6 G------ Directives ------
) S/ P) `& k  t, V2 n# A6 |RIPUP_ETCH FALSE;6 y, o7 Z, ]! t. h
RIPUP_SYMBOLS ALWAYS;, x: o4 [  ]$ t! Z; M
MISSING SYMBOL AS ERROR FALSE;
4 W4 H! R: f5 l0 ^5 I8 n+ xSCHEMATIC_DIRECTORY 'C:/project/orcad/forderix';! ^2 {2 f- F2 s
BOARD_DIRECTORY '';7 L9 s9 J$ n/ D/ a+ C: T- I: T4 i
OLD_BOARD_NAME 'F:/Cadence/unnamed.brd';6 b; Y' c& ]: x1 h! K8 r# n2 r
NEW_BOARD_NAME 'F:/Cadence/unnamed.brd';2 v5 {% _0 f3 w) a  u/ B
CmdLine: netrev -$ -5 -i C:/project/orcad/forderix -u -y 1 -z F:/Cadence/#Taaaaaa03428.tmp0 Q! h! F0 f, J. `
------ Preparing to read pst files ------
4 x# }& }7 \0 q' b0 q  Z
& [' ~  F8 q+ k) a! W6 L$ R4 ~: N* W* c#1   ERROR(24) File not found
1 K# B' C/ u; `" d  o+ _9 D     Packager files not found
0 i9 P' d* i7 T! m1 x#2   ERROR(102) Run stopped because errors were detected# o4 o( i5 M; N  V* F6 h: ^
netrev run on Sep 8 14:06:39 2008
5 x  R$ Q, g8 f   COMPILE 'logic'8 m3 S/ ?; K' N" U' T$ L
   CHECK_PIN_NAMES OFF
1 E0 B5 M. m6 w' x6 o9 S. W   CROSS_REFERENCE OFF( X- A: G0 U! \7 x+ L
   FEEDBACK OFF$ G$ o# G6 H/ V; V2 y
   INCREMENTAL OFF( j" [. R8 C, S" @5 l
   INTERFACE_TYPE PHYSICAL
! i9 N% O  i( M6 `* u: Z   MAX_ERRORS 500' m- ?( U- J6 ~2 R6 S
   MERGE_MINIMUM 59 w+ P$ Z( O" X( B* X+ {
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
$ t  R6 u7 r8 x5 I. E+ H   NET_NAME_LENGTH 24
: c3 O$ J8 ]$ j* W% z   OVERSIGHTS ON' j5 `% w3 z8 g, B* n
   REPLACE_CHECK OFF
9 K( c/ e3 n$ x) I# H8 B& f/ B5 `$ v   SINGLE_NODE_NETS ON4 v2 E- x3 F0 o2 Q$ S/ r" b
   SPLIT_MINIMUM 0
) {  L0 l  k1 g0 t$ ^   SUPPRESS   204 _; Y4 {9 r& G! |( x$ E1 x  T
   WARNINGS ON5 ~* Z! m! @. D: G& d& g/ l5 ]1 v
  2 errors detected0 q: O- q" A$ d
No oversight detected% K0 o4 N7 i' e3 V! T; f$ z8 p
No warning detected
' ~" q( l0 p# Q* d4 J; p, Z5 icpu time      0:00:03! Z1 U* y3 Y2 G' l9 M/ S
elapsed time  0:00:00
" H6 s- B) e% J" J- R  g4 F
8 A- {% y: [! Z导入网表有以上错误,第一个错误我知道是没有封装,可哪个零件没封装怎么查找?
8 b3 \7 z' q  w+ _+ X' M                                 第二个错误又是什么呢?/ n) }/ H$ t# q+ w7 Z
还有netlist.txt又在什么路径下面?

9

主题

348

帖子

-2万

积分

未知游客(0)

积分
-21932
8#
发表于 2008-9-19 10:14 | 只看该作者
学习了,谢谢!

18

主题

66

帖子

319

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
319
9#
发表于 2008-9-19 12:43 | 只看该作者

回复 7# 的帖子

零件的封装可以这样看:
' B0 X2 O1 p6 w# ~4 a2 T 在design entry CIS 中点取 *.dsn,) I' w) a# \6 D9 h
                                tool-exprot properties
8 x- ^; {: x. }- a然后在生成的*.exp(位于outputs) 文件里查看哪个元件没有封装。

0

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11969
10#
发表于 2008-9-20 12:59 | 只看该作者
电子工业出版社的《Cadence高速电路板设计与仿真》这本书不错!!!!

0

主题

2

帖子

18

积分

二级会员(20)

Rank: 2Rank: 2

积分
18
11#
发表于 2008-9-21 16:04 | 只看该作者

很好啊

我要学学啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-24 21:02 , Processed in 0.069701 second(s), 43 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表