|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位大神,
- z( P, k& b* i+ ?# s7 O- X, j9 s1 @% }* {9 Y9 S" [' s* K6 C
如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.
' \4 \5 y4 a5 ? ]' a& O
6 o. y4 o @4 ?- Y用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
, ?2 ]* j! |" N9 @! u5 @7 x" q8 \& ?1 w4 x
如何才能让铜皮达到buried的效果呢?' T* y; a. h2 I* U: A. k L; ?. L
5 e, d+ e, u. ~5 P8 m% m
谢谢了.& }7 S1 R' D: \1 q( d
4 ~; {" L- X9 ?1 E* q- y
|
-
1.jpg
(27.72 KB, 下载次数: 0)
无属性铺铜问题
|