找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 408|回复: 2
打印 上一主题 下一主题

DDR设计规则

[复制链接]

6

主题

26

帖子

123

积分

二级会员(20)

Rank: 2Rank: 2

积分
123
跳转到指定楼层
1#
发表于 2014-3-13 15:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大侠:
3 Q+ w. S& [) l& N3 c& \# W7 S* n' j8 S# M1 o
        国产MID太多芯片都会用到DDR3,但设计规则还不是很了解,哪位大侠共享关于等长线,容差的要求。
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

28

主题

130

帖子

1120

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1120
推荐
发表于 2014-3-13 23:55 | 只看该作者
我也想知道,自己最近也在研究。期待高手点拨。
( \& p: @, p; H! a( J
% [9 ?0 _# T  g# D$ J, K我了解到的:! ]8 w7 t8 Q* w8 h
1.首先就是信号长度匹配,把信号分组做长度匹配:
$ J  ]: V! e+ y数据类:
# r3 i, @+ @, ~7 A/ v0 l(1)DQ0~7,DQS0和DQS0#,DM0一组需要做匹配,至于匹配长度应该怎样确定还没有弄明白。) H' d$ n1 G3 c. C
(2)DQ8-DQ16,DQS1和DQS1#,DM1分为一组。8 \# W9 y6 Z; ^- [! \
(3).......$ Y+ a8 `1 _- T3 @5 d: B
(4)DQ24-DQ31,DQS3和DQS3#,DM3分为一组。+ k1 h; c: s3 ?2 z1 w: @" |
8 R% `" C9 w7 B
剩下的地址,控制,命令和差分时钟分为一组。(或者把差分时钟独立出来自成一组)
4 a0 d# ^8 }/ @# q" N
; @7 Q* }" V4 B7 O( F( b' x0 ]% A# L+ B1 T8 x' ~% ~& `* q
2.为了防止信号线之间串扰。一般线间距(边沿到边沿)遵循3W原则,如果空间有限的降低要求2W即可。* Q: Y5 z+ _2 _% P) s& u

& c4 S/ R! ~, N6 ?3.阻抗要求:对于单端信号一般做50ohm +/-10%,差分类信号做100ohm +/-10%。

294

主题

1835

帖子

6550

积分

五级会员(50)

Rank: 5

积分
6550
2#
发表于 2014-3-13 16:24 | 只看该作者
百度大把的
听党指挥,能打胜仗,作风优良
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-23 17:12 , Processed in 0.057588 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表