|
本帖最后由 超級狗 于 2013-4-2 16:06 编辑 - k$ y6 a% M' {
7 t4 E E3 K% V) e3 O, {0 k
曾在半導體廠任職的朋友說,芯片封裝完成後,會先送去電鍍上一層薄薄的錫在接腳上,以利使用者在貼件過程中容易熔接,然後再送回來測試。
& j: p, d$ J/ h8 O" l7 q
3 B% G; V2 _/ l5 V7 U" C標準的 PQFP-44 管腳寬度,在電鍍完本來就應該介於 0.25mm 至 0.35mm(如附件)。有可能是封裝廠委外的電鍍廠技術不夠好,無法保證落在合理的公差範圍之內,所以畫蛇添足的加註了一句 "w/o plating"。
5 [" J. P X5 {! y% ] w
9 O4 C+ j& G- C5 o7 f其實是有點預埋脫罪之詞的意味,但我覺得右邊那兩個註解應該也有透露一些玄機,樓主應該也要把它們貼出來的。可能 JEDEC 規範也有提到,芯片框架(Lead Frame)管腳寬度應為 0.25mm ~ 0.35mm,藉此順理成章的將責任都推給 JEDEC 規範。
! X @4 E- v$ g1 S+ y- V; p$ I0 @: v, }, y- |' L
{:soso_e180:} |
|