|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
阻抗匹配
# J1 Y+ c+ s. m) V+ P4 d8 |
1 y/ J, W T7 Z( S0 J/ A/ L阻抗匹配是指在能量传输时，要求负载阻抗要和传输线的特征阻抗相等，此时的传输不会产生反射，这表明所有能量都被负载吸收了。反之则在传输中有能量损失。在高速PCB设计中，阻抗的匹配与否关系到信号的质量优劣。+ X6 i9 S/ P* h$ {3 \/ I4 s: C- X
3 g( u# E% Y( ^4 oPCB走线什么时候需要做阻抗匹配？ J& I6 k5 c% k- [4 a$ N, ~
& n2 g/ I7 H" _: g" }
不主要看频率，而关键是看信号的边沿陡峭程度，即信号的上升/下降时间，一般认为如果信号的上升/下降时间（按10%～90%计）小于6倍导线延时，就是高速信号，必须注意阻抗匹配的问题。导线延时一般取值为150ps/inch。% P4 \! o$ V' F% D, |( ? l
- q7 S% x$ r5 h$ ?
特征阻抗$ b B; o% V8 C: b
' K+ m1 ?$ s% R( B/ g# }% ~
信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且单位长度上的电容也一样，那么信号在传播过程中总是看到完全一致的瞬间阻抗。由于在整个传输线上阻抗维持恒定不变，我们给出一个特定的名称，来表示特定的传输线的这种特征或者是特性，称之为该传输线的特征阻抗。特征阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗的值。特征阻抗与PCB导线所在的板层、PCB所用的材质（介电常数）、走线宽度、导线与平面的距离等因素有关，与走线长度无关。特征阻抗可以使用软件计算。高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆，这是个大约的数字。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为100欧姆。
: [" q" [1 |" }/ X- x: p" \5 }, N( R, V/ j& [
常见阻抗匹配的方式8 K; T) d0 t. v* l, e
0 w2 J8 B, [7 A+ O6 }$ M
1、串联终端匹配8 e- q( f0 m9 [
- K5 E( Z. K! j+ {" q8 p/ U在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。
/ n% l: [9 {/ E1 W, m" y) P
! c$ J G- D3 y5 L匹配电阻选择原则：匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗。常见的CMOS和TTL驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。3 e+ T4 S: v0 h
8 b: p# x2 l" E
串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，而且只需要一个电阻元件。
% q: Y$ Y4 x3 V8 p' v7 g/ Y8 \- f( z. c/ y3 j
常见应用：一般的CMOS、TTL电路的阻抗匹配。USB信号也采样这种方法做阻抗匹配。+ ^9 N6 a* m$ a
" g1 e6 ^/ I5 [: v' i- O {* V
2、并联终端匹配
/ F! H" E- I6 C) E+ k& t' l& k
5 X. c7 ?+ y+ g3 k7 r+ O! e在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。
; {9 h* w, i9 y( h5 D& [; e- V* q: @# c9 [1 b" A: _# n
匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等；对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。$ }, p! Q( d$ Z3 h) d& {* A X
, x d+ }" x3 W# X并联终端匹配优点是简单易行，显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。
9 N' r. ]/ M7 l. [# z2 [# r" w3 h# Z* l7 Q
常见应用：以高速信号应用较多。$ s4 A3 [8 P% I
3 K8 J6 u8 c, x
（1）DDR、DDR2等SSTL驱动器。采用单电阻形式，并联到VTT（一般为IOVDD的一半）。其中DDR2数据信号的并联匹配电阻是内置在芯片中的。
! D1 ~8 Y3 c5 J- a
( D: D- E5 C$ y0 } S( E* Q2 n# m% x（2）TMDS等高速串行数据接口。采用单电阻形式，在接收设备端并联到IOVDD，单端阻抗为50欧姆（差分对间为100欧姆）。
% I; \) E& I& E6 M+ M0 r" } |
|
/1 
发表于 2013-12-2 09:49
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
顶顶