|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
LIBRARY IEEE;" h) X% z8 ?& f. z
USE IEEE.STD_LOGIC_1164.ALL;9 n' G! {$ Q/ Q, l' S& N' X
ENTITY tri_s IS
6 {' |- E# U' T# Y& e B, n PORT( enable : IN STD_LOGIC;
( N7 N8 D1 l# c9 Z( U4 s( K datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0);4 `% b B6 N6 s- l D; z
dataout: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
4 H3 B3 a: y0 R( fEND tri_s;! v ]+ i5 c/ ~2 q5 P( D7 \( R
ARCHITECTURE bhv OF tri_s IS
# J: N" ?- n; I) T: D% BBEGIN
* u$ f6 R! D- A/ @2 n, v5 }PROCESS(enable,datain)
6 @2 |; p# {5 I) G T: Z7 C, P BEGIN ) A% w( E$ t7 Y, M* P
IF enable ='1' THEN dataout <= datain;
% m' J. G. C. i, r" _$ n& g else dataout <= "ZZZZZZZ"; END IF;
8 m$ x# Q! C* U9 x8 JEND PROCESS;; H7 W- a8 ~; }' W5 I( p( E
END bhv;
. x" b+ P( [/ p r% g; z& B! M3 m
& o) J0 h( z1 v! F编译提示:
' G5 x( }# V5 w. {9 k1 FError: Top-level design entity "div" is undefined3 R3 ]8 A- Z" l0 d" \/ M
: Q& g2 ]' K+ U, m/ R) m& J
是什么原因,求救!!!!!! |
|