|
|
20. 如何设置和更改Protel的DRC(Design Rules Check）
! \9 m% g' Y# G( O% o2 c# k. k6 a$ ^8 B 菜单Design->rules。只针对常用的规则进行讲解：& }9 \0 m& n0 W! \5 S/ W
* Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出
9 A" g. `( B4 ~" t0 }问题
+ A. }6 h( E9 |4 r8 _8 B * Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导
- _, E; P m8 o线宽8mil以上，diameter
* F7 O' X1 C' h# C7 I0 k 比hole size大10mil 以上3 u1 g7 K L) d" Q, S
* Width Constraint:导线宽度设置，建议>10mil" V& ~$ l4 v! p) `! C
21. 由SCH生成PCB时提示出错(Protel)* u1 ~8 k n! j! ^9 J7 X$ l
sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按钮，选中 Only show Errors会列出所有错误' Q8 J+ S7 m" W% n
错误类型 解决办法! C# N/ c& `+ v
(1)footprint not found 确保所有的器件都指定了封装; 确保指定的封装名与PCB中的封装名一致; 确保你的库已经打开或者被添加
" I1 p6 ~; I& `; J(2)node not found 确认没有“footprint not found” 类型的错误; 编辑PCBlib,将对应引脚名改成没有找到的那个node. a7 E* @4 s3 g4 J7 z
(3)Duplicate sheet number degisn-options-organization,给每张子电路图编号. |
|
/1 
发表于 2009-2-18 15:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
