EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑
1 Z" f4 `0 {$ E9 g3 [2 p" `& C+ N4 f6 x6 }+ p. O
随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。 0 T1 j2 t$ X' W. f, a0 Q, x+ I
步骤一：根据需求创建Via structure
( J: s1 v4 e, c+ u
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。 & Y: u ~6 O5 R* _' {
. P- @* p1 f" w1 T- ?% E
& Y9 l: q( ~- i
p2 t9 C6 l4 k( z, E" ]' H" R1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。& @4 k; F D+ D |( V' h
& B1 x. I: y# ]1 [) w8 Q% B
4 h3 B9 X; J9 }! W2. 高速布线层切换的Via structure样例。
- [3 |+ ?* s( c7 U
+ z: w4 N; o D. z
9 v2 j& C s. s3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
% P: e4 j" g) `5 @8 u! N
y; L: y5 z! t' w
) W7 p3 `; u2 d( P# q: U) p0 Q
步骤二：在设计中调用Via structure , H# X8 Z/ m; Q7 Q2 o) l6 |0 |
Via structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。
8 u. f' D" L5 ?6 t6 A4 W% [& `1 h
/ N$ e; g+ n; Q3 b' K1 ^ K
! {; \, { h7 h j& R0 u, J, O
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。 9 k( [. D( E1 e6 m
2 r) E% }3 X4 v+ U5 \$ E" I* j
* X: M6 V @! q9 n" z3 Y9 B
" @( M& ~& p$ _: V! D. n/ B2 r' L. K4 C6 Y6 F: M* c
欢迎您的评论！
, ]7 l. @, ` C* v7 s/ `0 K
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
s3 M. ~) f1 n2 Z0 [2 C
) I9 x: i z) G( Z: u4 @, D: z% x; j# \; H# G6 M( [* M: w
| 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
