2017年11月23日QA检查报告节选

EDA365QA · 发表于 2017-11-24 09:01

您需要登录才可以下载或查看，没有帐号？注册

x

1.光耦下挖空处理

EDA365QA · 发表于 2017-11-28 09:22

dhhtmqh 发表于 2017-11-27 09:53
; ]# s( q" ]' @+ q6 Z% Y; G这个挖空是指表层放一个禁止铺铜区，还是所有的层都要挖空？

光耦最好能够所有层挖空，完全隔离。

EDA365QA · 发表于 2017-11-29 09:40

橡皮擦先生发表于 2017-11-28 16:346 q3 p9 l+ n9 Y: i6 w% W3 D% i$ v
RGB是灯的那个么，有要求等长么？

不是灯信号，0-7位数据线最好等长。

橡皮擦先生 · 发表于 2017-11-28 16:34

EDA365QA 发表于 2017-11-24 09:02
- m1 t. l b( K3 \' b7 C7 \3 h6.RGB没等长

RGB是灯的那个么，有要求等长么？

EDA365QA · 发表于 2017-11-24 09:01

2.内层导通太细了

EDA365QA · 发表于 2017-11-24 09:01

3.下面走了线不需平面,走线跨分割。

EDA365QA · 发表于 2017-11-24 09:02

4.有很多碎铜,建议去掉.

EDA365QA · 发表于 2017-11-24 09:02

5.B31放到分割上

EDA365QA · 发表于 2017-11-24 09:02

6.RGB没等长

EDA365QA · 发表于 2017-11-24 09:03

7.模数分层参考各自的地

EDA365QA · 发表于 2017-11-24 09:03

8.有线在隔离盘下过

EDA365QA · 发表于 2017-11-24 09:03

9.拓朴不一致

EDA365QA · 发表于 2017-11-24 09:04

10.1553变压器后挖空隔离

EDA365QA · 发表于 2017-11-24 09:05

11.不需参考面

xiaoshami · 发表于 2017-11-24 16:33

来学习

xiaoshami · 发表于 2017-11-24 16:45

来学习

LiuTao166462139 · 发表于 2017-11-25 12:43

学习

hayden · 发表于 2017-11-25 21:53

来学习

		自动登录	找回密码
密码			注册

推荐内容 /1