新手刚接触Candence的SIP封装设计，主要是想知道这个和普通PCB导入网表和DIE封装有什么区别？% C. h) t3 i4 V/ \1 d
1.网表都是Captue CIS软件导入的那三个 .dat 文件吗？ " Y; p h+ B- _. u$ E2.网表是一样的话，他怎么知道我哪个芯片是die形式的，因为die的封装（dra和psm文件）里的焊盘应该是实际不会做出来的吧，焊盘不应该在TOP层6 B/ l7 o4 T3 H7 f
3.wire bonding那个触点是中后期加在基板上吗，那他怎么和已有的die封装组成一个symbol呢，我看别人的板子，我选择symbol是可以将bonding和die焊盘一起移动的! t1 q# m+ t2 f6 k F( }) r4 M' U& R
/1 
发表于 2017-11-24 18:31
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2017-11-29 16:38