|
|
Allegro Design Authoring 原理图工具特色:$ { S. F$ a/ w
1、完全层次化的设计方法
( v% |, @( t9 g2、多视点（多个窗口显示相同或者不同的电路）
l+ I: d2 q4 A/ F( z3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）9 o3 v7 {" n0 J9 }4 V9 h- X* F
4、项目管理器（统一流程管理，工具的运行设置）
: D; K7 t, e+ @4 J, o. G7 \5、层次管理器（结构管理）
4 x+ J+ S0 z- p8 k1 @6、直接从原理图生成层次化的VHDL和VERILOG网表格式4 r- `% x# ^8 V8 j
7、Cadence SKILL 程序语言扩展支持
3 w+ T @& B/ Q' a8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示! G3 Q# W& c* q& a% [2 I$ h
9、优化算法保证最少的元件使用
1 s- p: p& x" y7 L+ i& c3 [5 ? y3 [' \5 m10、通过附加工具交互式的来保证原理图与版图的同步! A/ j2 v' ~9 y5 a8 p& @5 p
11、生成标准报告,包括自定制的料单
8 O# |3 x# ^1 D2 ^+ e% P12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库* e+ j: }+ V C4 }! \; [! T
13、ANSI/IEEE以及常用符号- R8 s4 f& M8 m! P- w1 J9 m% G& e
EDIF 原理图与网表接口特性:
' P |! I( x0 [6 H& G* z1、支持EDIF 3.0.0标准; [* w& T% Q3 K. Z5 j
2、支持平坦化和层次化设计3 [" x6 i0 [: S
3、所有SYMBOL库的转化
. W5 G0 R8 O0 ^ N( V! l4、支持的器件，PIN和对应的MAPPING |
|
/1 
发表于 2018-6-6 21:57
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2018-6-7 10:54
楼主
