本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Mentor论坛 › io designer如何指定器件与目标fpga的bank优化？
返回列表 发新帖
查看: 123|回复: 0
打印 上一主题 下一主题

io designer如何指定器件与目标fpga的bank优化？

[复制链接]
mengzhuhao

604

主题

2859

帖子

1万

积分

EDA365版主(50)

Rank: 5

积分
13638
跳转到指定楼层
1#
发表于 2016-6-16 08:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
io designer如何指定器件与目标fpga的bank优化？% y  m% r- ]5 q

5 q0 I8 J2 E: V7 o像fpga的vref的管脚如何避开优化？
- ^% m& G: q4 N' y; K! {
, [" K$ F8 Z1 _9 v# b是不是layout没有网络 是不是就不能进行优化？; X  M" s8 `& J* P( z8 j& Y
  z6 m6 {, R4 k
能不能网络优化有优先级？
0 w5 i/ H2 U, t8 t# K" {
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-19 00:30 , Processed in 0.051487 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表