io designer如何指定器件与目标fpga的bank优化？

604 主题	2859 帖子	1万积分

Rank: 5

电梯直达

1^#

发表于 2016-6-16 08:26 | 只看该作者回帖奖励

您需要登录才可以下载或查看，没有帐号？注册

io designer如何指定器件与目标fpga的bank优化？

像fpga的vref的管脚如何避开优化？

是不是layout没有网络是不是就不能进行优化？

能不能网络优化有优先级？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

GMT+8, 2024-10-19 02:21 , Processed in 0.056865 second(s), 33 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

推荐内容 /1